高精度C MOS基準(zhǔn)電壓源設(shè)計(jì)

貴陽學(xué)院電子與通信工程學(xué)院 寧江華

高精度C MOS基準(zhǔn)電壓源設(shè)計(jì)

貴陽學(xué)院電子與通信工程學(xué)院 寧江華

基準(zhǔn)源是模擬集成電路中的基本單元之一，它在高精度ADC、DAC、SOC等電路中起著重要作用，基準(zhǔn)源的精度直接控制著這些電路的精度。本文闡述了一個(gè)基于帶隙基準(zhǔn)結(jié)構(gòu)的低功耗、低溫度系數(shù)、高電源抑制比的CMOS基準(zhǔn)電壓源。該電路采用SMIC 0．18μm標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)，并用Spectre進(jìn)行了仿真，得到理想的設(shè)計(jì)結(jié)果。

CMOS基準(zhǔn)電壓源；低功耗；溫度補(bǔ)償；高電源抑制比

0 引言

基準(zhǔn)電壓源廣泛應(yīng)用于電源調(diào)節(jié)器、A／D和D／A轉(zhuǎn)換器、數(shù)據(jù)采集系統(tǒng)，以及各種測量設(shè)備中。近年來,隨著微電子技術(shù)的迅速發(fā)展,低壓低功耗已成為當(dāng)今電路設(shè)計(jì)的重要標(biāo)準(zhǔn)之一。比如,在一些使用電池的系統(tǒng)中,要求電源電壓在3V以下。因此, 作為電源調(diào)節(jié)器、A／D和D／A轉(zhuǎn)換器等電路核心功能模塊之一的電壓基準(zhǔn)源,必然要求在低電源電壓下工作。

在傳統(tǒng)的帶隙基準(zhǔn)源設(shè)計(jì)中[1],輸出電壓常在1.25 V 左右,這就限制了最小電源電壓。另一方面,共集電極的寄生BJT和運(yùn)算放大器的共模輸入電壓,也限制了PTAT電流生成環(huán)路的低壓設(shè)計(jì)。近年來,一些文獻(xiàn)[3][4][5]力圖解決這方面的問題。歸納起來,前一問題可以通過合適的電阻分壓來實(shí)現(xiàn)[6]；第二個(gè)問題可以通過BiCMOS 工藝來實(shí)現(xiàn)[8]，或通過低閾值電壓的MOS 器件來實(shí)現(xiàn)[9],但工藝上的難度以及設(shè)計(jì)成本將上升。

基于上面的考慮, 本文研究并設(shè)計(jì)實(shí)現(xiàn)了一種具有高穩(wěn)定性的帶隙基準(zhǔn)電路。在分析比較各種基準(zhǔn)電壓源性能的前提下，選擇了以基于PTAT(與絕對溫度成正比)改進(jìn)的帶隙基準(zhǔn)源電路作為設(shè)計(jì)的基礎(chǔ)，采用了環(huán)路補(bǔ)償方法來進(jìn)行高階溫度補(bǔ)償。不僅結(jié)構(gòu)簡單還獲得了較好的溫度系數(shù)。文章介紹了這種帶隙電壓基準(zhǔn)源的設(shè)計(jì)原理,給出了電路的仿真結(jié)果,并對結(jié)果進(jìn)行了分析。電路采用SMIC 0.18μm標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)，并用Spectre進(jìn)行了仿真，結(jié)果表明，得到理想的結(jié)果。

1 高精度CMOS基準(zhǔn)電壓源的設(shè)計(jì)

1.1 傳統(tǒng)的帶隙基準(zhǔn)源[1]

圖1 帶隙基準(zhǔn)源原理示意圖

圖1為帶隙基準(zhǔn)電壓源的原理示意圖。雙極性晶體管的基極-發(fā)射極電壓VBE，具有負(fù)的溫度系數(shù)，其溫度系數(shù)一般為-2.2mV/K。而熱電壓VT具有正的溫度系數(shù)，其溫度系數(shù)在室溫下為+0.085V/ K[1]。將VT乘以常數(shù)K并和VBE相加就得到輸出電壓VREF：

將式（1）對溫度T微分并代入VBE和VT的溫度系數(shù)可求得K，它使VREF得溫度系數(shù)在理論上為零。VBE受電源電壓變化的影響很小，因而帶隙基準(zhǔn)電壓的輸出電壓受電源的影響也很小。

圖2 典型的C O MS帶隙電壓基準(zhǔn)源

圖2是典型的CMOS帶隙電壓基準(zhǔn)源電路。兩個(gè)PNP管Q1、Q2的基極-發(fā)射極電壓差△VBE：

（2）式中，J1和J2是流過Q1和Q2的電流密度。運(yùn)算放大器的作用使電路處于深度負(fù)反饋狀態(tài)，使得節(jié)點(diǎn)1和節(jié)點(diǎn)2的電壓相等。即：

由圖2可得：

通過M1和M2的鏡像作用，使得I1和I2相等，結(jié)合式（4）和式（5）可得：

（6）式中，A1和A2是Q1和Q2的發(fā)射極面積。比較式（5）和（1），可得常數(shù)K為：

在實(shí)際設(shè)計(jì)中，K值即為（7）式表示。

傳統(tǒng)帶隙基準(zhǔn)源結(jié)構(gòu)能輸出比較精確的電壓，但其電源電壓較高（大于3V），且基準(zhǔn)輸出范圍有限（1.2V以上）。要在1.8V以下的電源電壓得到1.2V以下的精確基準(zhǔn)電壓，就必須對基準(zhǔn)源結(jié)構(gòu)上進(jìn)行改進(jìn)和提高。

1.2 高精度C O MS基準(zhǔn)電壓源的電路設(shè)計(jì)

圖3所示為帶隙基準(zhǔn)電壓源電路基本結(jié)構(gòu)框圖，它主要由五部分組成[7]：

（1）帶隙電壓內(nèi)部環(huán)路—主要功能是產(chǎn)生帶隙電壓。

（2）運(yùn)算放大器—使帶隙電壓內(nèi)部環(huán)路中兩個(gè)需要具有相同電壓的點(diǎn)穩(wěn)定在相同的電壓。

（3）輸出級—用來產(chǎn)生最終的帶隙基準(zhǔn)參考電壓和電流。

（4）啟動(dòng)電路—主要功能是確保電路在上電的時(shí)候能夠進(jìn)入正常的工作狀態(tài)。

（5）偏置電路—為運(yùn)算放大器的工作提供偏置電流。

圖3 帶隙基準(zhǔn)電壓源電路基本結(jié)構(gòu)框圖

本論文研究并設(shè)計(jì)實(shí)現(xiàn)了一種具有高穩(wěn)定性的帶隙基準(zhǔn)電路。本文在分析比較各種基準(zhǔn)電壓源性能的前提下，最終選擇了以基于PTAT(與絕對溫度成正比)改進(jìn)的帶隙基準(zhǔn)源電路作為設(shè)計(jì)的基礎(chǔ)，并對其原理進(jìn)行了詳細(xì)的分析。為了進(jìn)一步提高基準(zhǔn)電壓源的性能，在深入研究溫度和電源電壓的變化對帶隙基準(zhǔn)電路穩(wěn)定性影響的基礎(chǔ)上，指出基極一發(fā)射極電壓與溫度的非線性關(guān)系是造成基準(zhǔn)不穩(wěn)定的主要原因，針對這種情況，采用了環(huán)路補(bǔ)償方法來進(jìn)行高階溫度補(bǔ)償∶利用環(huán)路補(bǔ)償電流(INL)的非線性特性去補(bǔ)償基射結(jié)電壓(VBE)的非線性。并且將補(bǔ)償電流(INL)和與絕對溫度成正比的電流(IPTAT)直接相加實(shí)現(xiàn)了很好的補(bǔ)償。不僅結(jié)構(gòu)簡單還獲得了較好的溫度系數(shù)。輸出端采用了一種可編程結(jié)構(gòu)來實(shí)現(xiàn)多種輸出電壓，來滿足不同基準(zhǔn)電壓的要求。另外，對所采用的運(yùn)算放大器、啟動(dòng)電路和溫度保護(hù)電路也進(jìn)行了研究，并設(shè)計(jì)了優(yōu)化合理的電路結(jié)構(gòu)。

圖4 基準(zhǔn)電壓源整體框圖

基準(zhǔn)電壓源整體框圖如圖4所示。其中(a)為基準(zhǔn)核心產(chǎn)生電路，(b)為曲率補(bǔ)償電路，(c)為運(yùn)算放大電路，(d)為輸出緩沖電路，(e)為乘2電路，(f)輸出可編程電路，(g)為啟動(dòng)電路，(h)為過溫保護(hù)電路。

2 仿真結(jié)果及分析

在Cadence設(shè)計(jì)平臺(tái)下，電路采用SMIC 0.18μm標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)，并用Spectre進(jìn)行了仿真。得到電路的直流電壓特性曲線、溫度特性曲線、電源電壓抑制比曲線、負(fù)載調(diào)整率曲線、噪聲特性曲線、啟動(dòng)時(shí)間曲線，如圖5所示。

圖5 仿真結(jié)果

3 結(jié)論

本文通過對帶隙基準(zhǔn)電壓源深入的理論研究，完成了適用于LDO線性穩(wěn)壓器和DC-DC變換器的帶隙基準(zhǔn)電壓源的設(shè)計(jì)，該基準(zhǔn)電壓源基于CMOS工藝，通過Spectre驗(yàn)證，溫度系數(shù)僅為3.64 ppm/℃，并具有9.5318μV/V的電源電壓調(diào)整率以及高達(dá)-101dB的交流PSRR和低噪聲的特性。其中各項(xiàng)設(shè)計(jì)指標(biāo)均達(dá)到要求，具有一定的優(yōu)點(diǎn)和實(shí)用價(jià)值。

[1]畢查德．拉扎維．模擬CMOS集成電路設(shè)計(jì)[M]．西安：西安交通大學(xué)出版社,2003．

[2]P．E．Allen,D．R．Holberg．CMOSAnalogCircuits Design[M]．(2nd)．NewYork, USA：Oxford University Press：2002．

[3]Mehr I,Singer L．A 55-mW 10-bit 40-Msample/s Nyquist-rate CMOS ADC[J]．IEEE J Sol Sta Circ,2000,35(3)：318-325．

[4]R．JocobBaker,Harry W．Li and David E．Boyce“CMOS Circuits Design,Layout and Simulation”China Machine Press 2003．6．

[5]Tesch B J, P rat t P M ,Bacrania K, et al． 14-b 125 M SPS digital-to-analog converter and bandgap voltage reference in 0．5μm CMOS[A]．Proc of the IEEE 1999 ISCAA ′99, O rlando [C]． FL,USA,June,1998：452-455．

[6]B．-S．Song,P．R．Gray．A precision curvature-compensated CMOS bandgap reference．IEEE Journalof Solid-State Circuits．1983,vol．SC-18：634-643．

[7]Leung N K,Mok P K T．A Sub-1-V 15ppm/°C CMOS bandgap voltage reference without requiring low threshold voltage Device[J]．IEEE Journal of Solid-state Circuits,2002;37(4)：526-530．

[8]Razavi B．Design of analog CMOS integrated circuit s[M]．Boston：McGraw Hill,2000．

[9]A nnema A J．Low-power bandgap reference featuring DTMO ST′s [J]．IEEE Journal of So lid-state Circuits,999;34(7)：949-955．

[10]P．Malcovati,F．Maloberti,C．Fiocchi,et al．Curvature compensated BiCMOS bandgap reference with 1-v supply voltage．IEEE Journal of Solid-StateCircuits．2001,36：076-1081．

Design of High Precision Voltage CMOS Voltage Reference

Ning Jianghua
(Guiyang University,College of Electronic & Communication Engineering,Guizhou Province, Guiyang, 550001)

Voltage reference is a basic cell of analog integrated circuits. It performs an important role in many analog ICs whose precision are controlled by the precision of these cells, such as ADCs、DACs、SOCs and so on. We have designed a CMOS voltage reference circuit with Sub-1V output voltage, lower power, lower temperature coeff i cient and high PSRR. This circuit was implemented by the standard 0.18μm CMOS technology (SMIC Semiconductor),we got pretty results afterSpectre simulation.

CMOS voltage reference, low power,Temperature compensation,high PSRR