多晶硅薄膜電學(xué)輸運理論的研究進(jìn)展

鄧幼俊，艾斌

(1. 中山大學(xué)物理學(xué)院，廣東 廣州 510006；2. 廣東省光伏技術(shù)重點實驗室，廣東 廣州 510006；3. 中山大學(xué)材料科學(xué)與工程學(xué)院，廣東 廣州 510006)

多晶硅薄膜電學(xué)輸運理論的研究進(jìn)展

鄧幼俊1,2，艾斌2,3

(1. 中山大學(xué)物理學(xué)院，廣東 廣州 510006；2. 廣東省光伏技術(shù)重點實驗室，廣東 廣州 510006；3. 中山大學(xué)材料科學(xué)與工程學(xué)院，廣東 廣州 510006)

多晶硅薄膜已廣泛應(yīng)用于平板顯示、微機(jī)電系統(tǒng)和集成電路等領(lǐng)域，在太陽電池和平板系統(tǒng)領(lǐng)域也有著巨大的應(yīng)用前景。由于多晶硅薄膜存在晶界，晶界內(nèi)的晶體缺陷和懸掛鍵會向帶隙中引入界面態(tài)，界面態(tài)一方面會束縛載流子并形成勢壘阻礙載流子的傳輸，另一方面會作為有效復(fù)合中心加重載流子的復(fù)合，因此，多晶硅薄膜上制備的器件的性能要低于與之對應(yīng)的單晶硅薄膜器件的性能。為了從理論上闡明暗場和光照條件下多晶硅薄膜的電學(xué)性質(zhì)，人們已發(fā)展了各種理論模型。此外，為了確定晶界界面態(tài)在帶隙中的分布，人們已發(fā)展出分析法和計算機(jī)模擬兩種方法。本文將簡要概述人們在多晶硅薄膜電學(xué)輸運理論和晶界界面態(tài)分布確定方法等方面的主要研究進(jìn)展，以期對從事多晶硅薄膜或多晶半導(dǎo)體輸運性質(zhì)研究的科研工作者有所參考和啟發(fā)。

多晶硅薄膜；晶界；界面態(tài)；電學(xué)性質(zhì)

由于可以在多種襯底上大面積制備器件級多晶硅薄膜，而且能夠制成高質(zhì)量n溝道或p溝道薄膜晶體管(TFTs)，所以多晶硅薄膜在平板顯示(FPDs)、微機(jī)電系統(tǒng)(MEMS)和集成電路(ICs)等領(lǐng)域已獲得了廣泛的應(yīng)用[1-5]，此外，多晶硅薄膜在太陽電池和平板系統(tǒng)(SOP: system on panel)等領(lǐng)域也有著巨大的應(yīng)用前景[6-8]。由于晶界的影響，多晶硅薄膜展現(xiàn)出與單晶硅薄膜截然不同的電學(xué)性質(zhì)，且多晶硅薄膜的電學(xué)性能往往直接決定了器件的性能。因此，無論是從基礎(chǔ)研究還是應(yīng)用研究的角度來看，多晶硅薄膜電學(xué)性質(zhì)的研究都非常重要的。

事實上，人們已對多晶硅薄膜的電學(xué)性質(zhì)進(jìn)行了大量的實驗和理論研究[9-12]。但因多晶硅薄膜結(jié)構(gòu)復(fù)雜多樣、與制備條件及后處理工藝密切相關(guān)，所以不同的研究者會給出截然不同甚至是相互矛盾的報道。以晶界界面態(tài)在帶隙中的分布為例，雖然大部分學(xué)者認(rèn)為界面態(tài)密度在帶隙中央附近有一個極大值[13-19]，但也有部分學(xué)者認(rèn)為界面態(tài)密度在帶隙中央附近取最小值[20-24]。就多晶硅薄膜電學(xué)性質(zhì)的理論研究而言，盡管人們提出了各種理論模型來解釋實驗現(xiàn)象，譬如：晶界陷阱理論[13-16]、復(fù)合型晶界勢壘模型[25]、電子態(tài)密度分布模型[20]和電勢波動模型[26]等。但是，只有晶界陷阱理論和復(fù)合型晶界勢壘模型可以對多晶硅薄膜的電學(xué)輸運性質(zhì)給出定量解釋。其中，晶界陷阱理論的適用范圍最廣、認(rèn)可度最高[17,27-28]，而其他理論模型往往是針對特定的多晶硅薄膜的電學(xué)性質(zhì)而提出的定性解釋。本文將只介紹主流的多晶硅薄膜電學(xué)輸運性質(zhì)的理論研究，并根據(jù)其重要性的不同做不同篇幅的介紹。首先，介紹以晶界陷阱理論和復(fù)合型晶界勢壘模型為代表的暗場條件下的多晶硅薄膜的電學(xué)輸運理論，然后介紹以Card模型和Joshi模型為代表的光照條件下多晶硅薄膜的電學(xué)輸運理論和晶界界面態(tài)在帶隙中分布的確定方法，最后是關(guān)于電學(xué)輸運理論的展望。

1 暗場條件下多晶硅薄膜的電學(xué)輸運理論

1.1 Seto的晶界陷阱理論

多晶硅薄膜是由大量結(jié)構(gòu)和性質(zhì)截然不同的晶粒和晶界組成的混合相材料。雖然晶?？梢越瓶醋魇菃尉w，但晶界的結(jié)構(gòu)卻非常復(fù)雜。根據(jù)結(jié)晶質(zhì)量的不同，晶界的厚度可以從幾個nm變到幾十個nm，內(nèi)部結(jié)構(gòu)按有序度從高到低可以依次是共格晶界、小角晶界、大角晶界、混合型晶界、隨機(jī)晶界、受限制的微晶硅層和受限制的非晶硅層等[10]。由于不同位置的晶界在結(jié)構(gòu)和電學(xué)性質(zhì)上可能會發(fā)生顯著變化，所以從理論上準(zhǔn)確求解實際的多晶硅薄膜的電學(xué)輸運過程幾乎是不可能的，事實上也是不必要的。

圖1 多晶硅實際結(jié)構(gòu)和理論簡化結(jié)構(gòu)的示意圖[29]Fig.1 The schematic diagram of practical structure and theoretically simplified structure of polycrystalline silicon[29]

1975年Seto[13]提出了第1個能夠定量解釋多晶硅薄膜電學(xué)性質(zhì)的理論——單能級晶界陷阱模型。為了建立該理論，Seto首先對真實的多晶硅做了如下簡化：① 晶粒尺寸相同，晶界厚度可以忽略，如圖1所示；② 晶界界面態(tài)在帶隙中具有單一的陷阱能級和態(tài)密度；③ 摻雜原子在晶粒內(nèi)全部電離等。前2個假設(shè)實際上是分別忽略了晶粒間的差別和晶界間的差別，對晶界界面態(tài)在帶隙中的分布采用了最簡單的δ函數(shù)分布；第3個假設(shè)則是忽略了雜質(zhì)分凝的影響。之后，Seto建立了如下的物理圖像來描述晶界對多晶硅電學(xué)性質(zhì)的影響：晶界內(nèi)大量的晶體缺陷和懸掛鍵會在帶隙中引入高密度的深能級陷阱態(tài)；晶界陷阱態(tài)一方面會俘獲經(jīng)過晶界的載流子，從而減少參與導(dǎo)電的載流子數(shù)量；另一方面，晶界陷阱態(tài)一旦俘獲了載流子后就荷電，形成晶界勢壘，阻止載流子從一個晶粒向另一個晶粒的傳輸，從而減小載流子的遷移率，如圖2所示。最后，Seto在以上假設(shè)的基礎(chǔ)上，考慮電子在一維方向上輸運，在Poisson方程、電中性條件和熱電子發(fā)射理論等的基礎(chǔ)上推導(dǎo)出計算晶界勢壘高度、平均載流子濃度和電導(dǎo)率等物理量的數(shù)學(xué)公式。

圖2 p型多晶硅晶粒結(jié)構(gòu)、電荷分布和能帶結(jié)構(gòu)的示意圖[13] Fig.2 The schematic diagram of crystal structure, charge distribution and energy band structure of p-type polycrystalline silicon crystallites [13]

盡管Seto提出的單能級晶界陷阱模型可以定量解釋絕大多數(shù)多晶硅薄膜的電學(xué)性質(zhì)，但是該模型也存在一些限制，主要表現(xiàn)在：① Seto只考慮了晶界區(qū)的電阻而忽略了晶粒區(qū)電阻，該假設(shè)對于重?fù)诫s的大晶粒多晶硅薄膜不適用；② Seto假設(shè)晶界陷阱態(tài)在帶隙中的分布為δ函數(shù)分布，然而研究表明如果考慮晶界陷阱態(tài)在帶隙中呈一定的分布，那么理論結(jié)果可以與實驗結(jié)果符合得更好；③ Seto假設(shè)晶界界面態(tài)未被填滿時晶粒是耗盡的，該假設(shè)使得Seto的單能級晶界陷阱理論只適用于晶粒尺寸較小的多晶硅薄膜。針對以上不足，Baccarani等[14]考慮了晶粒部分耗盡時還應(yīng)存在晶界陷阱態(tài)未被填滿的情況對Seto的理論作了修正。Lu等[15]則進(jìn)一步引入了晶粒耗盡區(qū)厚度這個參數(shù)，在Baccarani工作的基礎(chǔ)上對Seto的理論作了修正和完善，使得晶界陷阱理論能夠適用于不同晶粒尺寸的多晶硅薄膜。在此之后，Seager等[16]則總結(jié)出晶界陷阱態(tài)在帶隙中分布的一般特征。此外，Seager對單個晶界電阻率隨溫度變化規(guī)律的研究從實驗上直接證明了晶界陷阱理論的正確性。至此，一個能夠定量解釋多晶硅薄膜電學(xué)性質(zhì)的晶界陷阱理論建立起來了。

1.2 Mandurah的復(fù)合型晶界勢壘模型

除了Seto等人建立和完善的晶界陷阱理論以外，還有一個物理模型的影響較大，那就是Mandurah等[25]于1981年提出的復(fù)合型晶界勢壘模型。復(fù)合型晶界勢壘模型是為了解釋某些特殊條件下生長的多晶硅薄膜(結(jié)晶質(zhì)量較差、晶界區(qū)存在明顯的非晶成分，且摻雜較重、存在明顯的雜質(zhì)分凝現(xiàn)象)的電學(xué)性質(zhì)而提出來的。為了使理論模型符合實際的情況，Mandurah作了如下假設(shè)：① 晶界的厚度不能忽略，引入晶界區(qū)厚度這個物理量；② 晶界區(qū)失序度介于單晶硅和非晶硅之間，根據(jù)非晶硅1.5～1.6 eV的光學(xué)帶隙，晶界區(qū)的帶隙寬度應(yīng)大于單晶硅的帶隙，因此，寬帶隙的晶界區(qū)與兩個相鄰的窄帶隙單晶硅晶粒相連會形成晶界勢壘；③ 雜質(zhì)會在晶界處分凝，且不會電離，因此晶界區(qū)可被看作是具有一定厚度的本征寬帶隙半導(dǎo)體材料。根據(jù)以上假設(shè)，Mandurah給出了復(fù)合型晶界勢壘模型，如圖3所示。該勢壘由寬帶隙晶界材料(譬如微晶硅或非晶硅)與晶體硅連接形成的晶界勢壘和由晶界陷阱作用在晶界區(qū)兩邊形成的耗盡區(qū)勢壘組成。在研究載流子越過耗盡區(qū)勢壘時，考慮熱電子發(fā)射機(jī)制；研究載流子穿過晶界勢壘時，考慮量子隧穿。2002年，孟凡英等[12]修正了這個模型，她認(rèn)為：從晶界中心到晶粒有一個微晶硅過渡層，在計算量子隧穿電流時應(yīng)該用高斯型晶界勢壘代替矩形晶界勢壘。最近人們的觀點似乎對復(fù)合型晶界勢壘模型不太有利。為了將小晶粒多晶硅薄膜與微晶硅薄膜區(qū)別開來，Altermatt等[10]提出：當(dāng)晶粒之間的非晶硅層厚度小于0.5 nm時，可認(rèn)為材料從微晶硅薄膜過渡到多晶硅薄膜。按照這種觀點，多晶硅的Mandurah復(fù)合型晶界勢壘模型實際上又回到了Seto的晶界勢壘模型，因為計算表明幾個晶格厚度的勢壘對于載流子的量子隧穿幾乎是透明的[9]。

圖3 Mandurah的復(fù)合型晶界勢壘模型的示意圖[25]Fig.3 The schematic diagram of Mandurah’s grain boundary barrier model for n-type polycrystalline silicon film without a bias voltage (a) and with a bias voltage (b)[25]

2 光照條件下多晶硅薄膜的電學(xué)輸運理論

2.1 Card的模型

就光伏應(yīng)用而言，人們更關(guān)心的是多晶硅薄膜在光照條件下的電學(xué)性質(zhì)。1977年Card等[30]提出了第一個能夠定量解釋光照下多晶硅薄膜電學(xué)性質(zhì)的理論模型。他以n型多晶硅薄膜為例，給出了光照對晶界勢壘以及載流子分布影響的物理圖像：未受光照前，晶界處會形成一個多子(電子)勢壘。當(dāng)材料受到光照，材料內(nèi)部出現(xiàn)了過剩的少數(shù)載流子(空穴)，結(jié)果一些晶界界面態(tài)因捕獲空穴變?yōu)榭諔B(tài)，晶界荷電量減小，勢壘高度降低，這反過來又減少了對空穴的俘獲，直到達(dá)到新的動態(tài)平衡，如圖4所示。為了簡化，Card等作了如下假設(shè)：① 晶界界面態(tài)在帶隙中連續(xù)分布，且不隨能量變化；② 晶界界面態(tài)對電子和空穴的俘獲截面相等；③ 晶界處的電子濃度等于空穴濃度；④ 復(fù)合電流很小，不會造成耗盡區(qū)內(nèi)(-W Efn的界面態(tài)，電子占據(jù)幾率f=0；對于Efp

圖4 Card 給出的n型多晶硅晶界附近區(qū)域在暗場和光照下的能帶圖[30]Fig.4 The energy band diagram near a grain boundary of n-type polycrystalline silicon in the dark and under illumination given by Card [30]

2.2 Joshi的模型

針對已有的光照下多晶硅晶界復(fù)合和電導(dǎo)模型的不足，1990年，Joshi等[31-32]以n型多晶硅為例提出了一個比較全面的、描述光照條件下多晶硅薄膜電學(xué)性質(zhì)的模型。為了使新的模型不受前人理想化假設(shè)局限性的限制，他們做了如下假設(shè)：① 多晶硅由平均晶粒尺寸為d的立方體形單晶粒構(gòu)成；② 晶界耗盡區(qū)寬度遠(yuǎn)小于晶粒尺寸d；③ 在樣品各處光生電子和光生空穴的產(chǎn)生率是一樣的；④ 多子的準(zhǔn)費米能級處處平坦，但少子的準(zhǔn)費米能級可以隨位置而改變，如圖5所示；⑤ 每個晶界界面態(tài)具有兩個不同的載流子俘獲截面，分別對應(yīng)于電中性界面態(tài)對載流子的俘獲截面(σN)和帶電界面態(tài)作為庫侖吸引中心對載流子的俘獲截面(σC)。若用σp和σn分別表示界面態(tài)對空穴和電子的俘獲截面，對于n型多晶硅則有σp=σC和σn=σN；⑥ 假設(shè)只有一種界面態(tài)對復(fù)合起作用，對于n型多晶硅只包含類受主型界面態(tài)，對于p型多晶硅只包含類施主型晶界態(tài)；⑦ 假設(shè)晶界界面態(tài)在帶隙中呈高斯型分布(見圖5)，且高斯型分布的3個特征參數(shù)與摻雜濃度和晶粒大小無關(guān)；⑧ 與晶界復(fù)合電流密度相比，空間電荷區(qū)的復(fù)合和產(chǎn)生電流密度可以忽略。在以上假設(shè)的基礎(chǔ)上，他們利用S-R-H間接復(fù)合等理論推導(dǎo)出光照下晶界勢壘高度、晶界耗盡區(qū)邊緣有效復(fù)合速度、晶界復(fù)合電流密度、耗盡區(qū)邊緣及體區(qū)的少數(shù)載流子濃度及多晶硅電阻率等一系列物理量的數(shù)學(xué)表達(dá)式。此外，他們還利用這些公式研究了不同光照水平(產(chǎn)生率)、不同晶粒尺寸、不同少數(shù)載流子體擴(kuò)散長度與晶界勢壘高度、晶界復(fù)合電流密度、晶界耗盡區(qū)邊緣有效復(fù)合速度、費米能級分裂距離、電阻率等的關(guān)系。由此不難看出，與Card模型相比，Joshi模型是一個相當(dāng)全面的描述光照下晶界復(fù)合和電導(dǎo)的理論。

圖5 Joshi 給出的光照下n型多晶硅晶界附近區(qū)域的能帶圖[31]Fig.5 The energy band diagram near a grain boundary of n-type polycrystalline silicon under illumination given by Joshi [31]

3 確定晶界界面態(tài)在帶隙中分布的方法

多晶硅薄膜的電學(xué)性質(zhì)主要是由晶界勢壘決定的。要想正確預(yù)測晶界勢壘的高度，就需要準(zhǔn)確了解晶界界面態(tài)密度隨能量的分布，目前，人們已發(fā)展出兩種確定晶界界面態(tài)分布的方法，即分析法和計算機(jī)模擬法。

3.1Yamamoto給出的分析法[18-19]

通過計算多晶硅電阻率激活能(Ea)與摻雜濃度(N)的關(guān)系，并用它來擬合實測的Ea-N曲線，以確定晶界陷阱態(tài)分布函數(shù)在理論上似乎是可行的，但實際操作起來很困難。為了解決這個問題，Yamamoto等提出了利用實測的Ea-N曲線來確定晶界陷阱態(tài)分布函數(shù)Nt(E)的分析方法。下面將以p型多晶硅為例簡要介紹該方法的梗概并給出相關(guān)公式。根據(jù)晶界陷阱理論，p型多晶硅薄膜的電阻率可表示為：

(1)

式中，m*表示空穴有效質(zhì)量，k表示玻爾茲曼常數(shù)，T表示溫度，q表示電子電量，p表示晶粒中的自由空穴濃度，L表示晶粒尺寸，Eb表示晶界勢壘高度。如果摻雜濃度的增加(ΔN)引起了晶界陷阱態(tài)捕獲的單位面積上空穴數(shù)量的增加(或者晶界勢壘區(qū)單位面積上帶電量的增加ΔQt)和晶界費米能級的上升(ΔEfb)，那么晶界費米能級Efb處的晶界陷阱態(tài)密度可表示為：

(2)

根據(jù)摻雜濃度大小的不同，分兩種情況給出Efb處的晶界陷阱態(tài)密度Nt(Efb)的具體表達(dá)式。 當(dāng)摻雜濃度較輕使得晶粒完全耗盡時，能帶圖為：

Efb-Ev=Ea

(3)

式中，Ev表示晶界區(qū)的價帶頂。由(2)式和(3)式可得：

(4)

當(dāng)摻雜濃度較重使得晶粒部分耗盡時，假設(shè)系統(tǒng)具有統(tǒng)一的費米能級，且電中性區(qū)的載流子濃度等于摻雜濃度，能帶圖為：

Efb-Ev=Eb+Ev0-Efg=

(5)

式中，Ev0表示電中性區(qū)的價帶頂，Efg表示電中性區(qū)的費米能級，Eg表示帶隙寬度，ni表示本征載流子濃度。相應(yīng)地，此時Efb處的晶界陷阱態(tài)密度Nt(Efb)可表示為：

(6)

式中，ε表示多晶硅的絕對介電常數(shù)。使用(4)和(6)式計算晶界陷阱態(tài)密度Nt(E)時，必須知道晶粒從完全耗盡向部分耗盡轉(zhuǎn)變的臨界摻雜濃度N*。然而，在確定出Nt(E)之前無法得到N*的準(zhǔn)確值。因此，通常使用(4)和(6)式對所有能級計算晶界陷阱態(tài)密度Nt(E)。當(dāng)晶粒完全耗盡，由(4)式計算的晶界陷阱態(tài)密度Nt(E)有效；當(dāng)晶粒部分耗盡時，由(6)式計算的晶界陷阱態(tài)密度Nt(E)有效。至此，可根據(jù)實測的Ea-N曲線來確定晶界陷阱態(tài)分布函數(shù)Nt(E)。具體的求解過程如下：首先利用Efb-Ev的值確定Ea值；其次根據(jù)實測的Ea-N曲線得到與Ea值對應(yīng)的摻雜濃度N和曲線斜率ΔEa/ΔN的值；最后，利用(4)和(6)式計算出對應(yīng)于Efb-Ev的晶界陷阱態(tài)密度Nt(E)。

3.2 計算機(jī)模擬法[10]

針對高能晶界包含了幾個nm厚度的受限制非晶硅層，Altermatt于2002年從缺陷池模型出發(fā)并結(jié)合前人對晶界界面態(tài)分布的研究來推斷受限制非晶硅層懸掛鍵(dangling bonds)和浮動鍵(floating bonds)引起的晶界界面態(tài)的分布；然后利用半導(dǎo)體器件三維模擬軟件Dessis使用離散的方法和數(shù)值迭代過程求解反映晶界勢壘區(qū)靜電特性(Poisson方程)、復(fù)合特性(SRH間接復(fù)合理論)和載流子傳輸特性(熱電子發(fā)射理論)的非線性半導(dǎo)體方程組，以實現(xiàn)對暗場和光照條件下p型和n型多晶硅電學(xué)性質(zhì)實驗結(jié)果的擬合；通過對實驗結(jié)果擬合，成功得到了晶界界面態(tài)的分布，如圖6所示，p型和n型多晶硅晶界界面態(tài)都是由類施主態(tài)D+/0和類受主態(tài)D0/-組成的，而且D+/0和D0/-都是由一個指數(shù)帶尾、一個與指數(shù)帶尾末端接近的淺隙態(tài)高斯分布和一個在帶隙中央附近的深隙態(tài)高斯分布組成的，所不同的是類受主態(tài)D0/-位于帶隙上半部分，而類施主態(tài)D+/0位于帶隙下半部分。作者宣稱利用這種界面態(tài)分布曲線和三維器件模擬軟件Dessis比前人更精確地擬合了已報道的多晶硅電學(xué)性質(zhì)實驗結(jié)果。

圖6 由缺陷池模型和計算機(jī)模擬法得到的晶界界面態(tài)密度分布曲線[10](類受主態(tài)D0/- 位于帶隙上半部分，類施主態(tài)D+/0 位于帶隙下半部分)Fig.6 The distribution curves of grain boundary interface state density obtained by the defect-pool model combining simulation with acceptor-like states D0/- in the upper half of the bandgap and donor-like states D+/0 in the lower half of the gap

4 展 望

綜上所述，盡管人們已經(jīng)對多晶硅薄膜的電學(xué)性質(zhì)進(jìn)行了大量的研究，但由于多晶硅薄膜兩相結(jié)構(gòu)的復(fù)雜性和多樣性、以及多晶硅薄膜的電學(xué)性質(zhì)與制備條件和后處理工藝條件密切相關(guān)等因素，至今人們在一些問題上仍存在爭議。譬如：晶界界面態(tài)的特性是怎樣的？晶界界面態(tài)在帶隙中是如何分布的？為了解釋實驗現(xiàn)象，人們賦予了晶界界面態(tài)不同的性質(zhì)和分布。其中，Seager等[16]認(rèn)為界面態(tài)是單電子態(tài)，態(tài)密度呈δ函數(shù)(或類似函數(shù))分布，且峰值在帶隙中央附近；而Joshi等[31-32]認(rèn)為N型多晶硅薄膜只有類受主態(tài)D0/-起作用，而P型多晶硅薄膜只有類施主態(tài)D+/0起作用，且兩者在帶隙中都呈高斯分布。Altermatt等[10]利用缺陷池模型和數(shù)值模擬方法對前人的多晶硅電學(xué)性質(zhì)實驗結(jié)果進(jìn)行擬合，得到了一種更加復(fù)雜的界面態(tài)分布曲線。結(jié)果表明：p型和n型多晶硅晶界界面態(tài)都是由類施主態(tài)D+/0和類受主態(tài)D0/-組成的，而且D+/0和D0/-都是由一個指數(shù)帶尾、一個與指數(shù)帶尾末端接近的高斯分布和一個在帶隙中央附近的高斯分布組成的，所不同的是D0/-位于帶隙上半部分，而D+/0位于帶隙下半部分。Altermatt的這項工作引起了相關(guān)學(xué)者的極大關(guān)注，因為截止目前還沒有一個物理模型能夠解釋已報道的p型和n型多晶硅在暗場和光照條件下電學(xué)性質(zhì)的實驗結(jié)果。而，Altermatt聲稱采用缺陷池模型所推斷出的晶界界面態(tài)分布函數(shù)、單一的模擬模型和三維器件模擬軟件Dessis能夠比前人更精確地擬合已報道的p型和n型多晶硅在暗場和光照條件下電學(xué)性質(zhì)的實驗結(jié)果。Altermatt的工作給了我們兩點啟示：其一是可以通過對實驗數(shù)據(jù)的擬合來推測晶界界面態(tài)的分布函數(shù)；其二是正確的晶界界面態(tài)分布函數(shù)對解釋多晶硅電學(xué)性質(zhì)至關(guān)重要。事實上，這一點不難理解，因為多晶硅的電學(xué)性質(zhì)主要是由晶界勢壘決定的，而要想正確預(yù)測晶界勢壘的高度，就需要準(zhǔn)確知道晶界界面態(tài)的本質(zhì)、性質(zhì)和態(tài)密度隨能量的分布。

我們認(rèn)為要準(zhǔn)確預(yù)測多晶硅薄膜的電學(xué)性質(zhì)，除了要有能正確反映多晶硅電學(xué)輸運物理機(jī)制的晶界勢壘模型以外，還需要準(zhǔn)確知道晶界界面態(tài)的特性和在帶隙中的分布，而采用能夠正確反映晶界勢壘形成的物理模型結(jié)合數(shù)值模擬方法，對已報道的p型和n型多晶硅在暗場和光照條件下電學(xué)性質(zhì)的實驗結(jié)果進(jìn)行擬合，以確定晶界界面態(tài)的性質(zhì)和分布仍將是未來多晶硅薄膜電學(xué)性質(zhì)理論研究的重要方向。我們有理由相信，隨著研究的深入，多晶硅薄膜晶界界面態(tài)的特性和分布最終將得到全面揭示。

5 結(jié) 論

通過文獻(xiàn)回顧不難發(fā)現(xiàn)：人們普遍認(rèn)可和接受的觀點是晶界中鍵長和鍵角的畸變會在帶隙中引入靠近帶邊的帶尾態(tài)，因為它們既不能儲存大量的電荷，也不能對復(fù)合產(chǎn)生顯著的影響，因此它們對多晶硅薄膜電學(xué)性質(zhì)的影響是次要的。而晶界中的懸掛鍵會在帶隙中引入靠近帶隙中央的深能級界面態(tài)，它們既可以充當(dāng)俘獲載流子的陷阱中心，又能夠起到有效復(fù)合中心的作用，因此它們對多晶硅薄膜的電學(xué)性質(zhì)起到?jīng)Q定性的影響，哪怕晶界中懸掛鍵的含量較少。晶界對多晶硅薄膜電學(xué)性質(zhì)的影響主要表現(xiàn)在兩方面：一方面晶界界面態(tài)會俘獲流經(jīng)晶界的載流子形成勢壘阻礙載流子從一個晶粒向另一個晶粒的傳輸，另一方面，晶界界面態(tài)會充當(dāng)有效的載流子復(fù)合中心加劇光照下多晶硅薄膜中載流子的復(fù)合。在多晶硅薄膜電學(xué)性質(zhì)的定量解釋方面，Seto的晶界陷阱理論適用于絕大多數(shù)多晶硅薄膜，而Mandurah的復(fù)合型晶界勢壘模型適用于Seto理論不適用的極個別情況，比如：晶化不完全、摻雜較重、存在明顯雜質(zhì)分凝的多晶硅薄膜。Card模型是第一個將S-R-H間界復(fù)合理論引入來解釋光照條件下多晶硅電學(xué)性質(zhì)的理論模型。與Card模型相比，Joshi摒棄了以往較多的不合理假設(shè)，提出了一個比較全面的、描述光照條件下多晶硅電學(xué)性質(zhì)的理論模型。在確定晶界界面態(tài)在帶隙中的分布方面，Yamamoto給出的分析法簡單直接有效，但得到的晶界界面態(tài)在帶隙中的分布不夠精細(xì)。而采用數(shù)值模擬與晶界勢壘模型相結(jié)合的方法能夠比較準(zhǔn)確地確定晶界界面態(tài)在帶隙中的分布，但缺點是求解過程艱難繁瑣復(fù)雜、耗時較長。

[1] SAMESHIMA T. Laser crystallization for large-area electronics [J]. Appl Phys A, 2009, 96(1): 137-144.

[2] PARK J H, SEOK K H, KIM H Y, et al. Compressive stressed P-channel polycrystalline-silicon thin-film transistors for high field-effect mobility[J]. IEEE Electron Device Lett, 2015, 36(8): 793-795.

[3] MAHFOZ-KOTB H, SALAUN A C, MOHAMMED-BRAHIM T, et al. Polycrystalline silicon thin films for MEMS applications[J]. Thin Solid Films, 2003, 427(1/2): 422-426.

[4] NAITO T, KONNO N, TOKUNAGA T, et al. Doping characteristics of polycrystalline silicon deposited by chemical transport at atmospheric pressure and its application to MEMS sensor[J]. IEEE Sensors J, 2013, 13(8): 2899-2905.

[5] CHEN Yuanning, BU Haowen, BUTLER S W, et al. Manufacturing benefits of disilane as a precursor for polycrystalline silicon films for the advanced CMOS gate electrode[J]. IEEE Trans on Semiconductor Manufacturing, 2005, 18(1): 42-48.

[6] ZHANG Meng, ZHOU Wei, CHEN Rongsheng, et al. A simple method to grow thermal SiO2interlayer for high-performance SPC poly-Si TFTs using Al2O3gate dielectric[J]. IEEE Electron Device Lett, 2014, 35(5): 548-550.

[7] DORE J, ONG D, VARLAMOV S, et al. Progress in laser-crystallized thin-film polycrystalline silicon solar cells:intermediate layers, light trapping, and metallization[J]. IEEE J of Photovoltaics, 2014, 4(1): 33-39.

[8] BECKER C, AMKREUTZ D, SONTHEIMER T. Polycrystalline silicon thin-film solar cells: status and perspectives[J]. Solar Energy Mat & Solar Cells, 2013, 119(12): 112-123.

[9] SEAGER C H. Grain boundaries in polycrystalline silicon[J]. Annual Rev of Mat Sci, 1985, 15(8): 271-302.

[10] ALTERMATT P P, HEISER G. Predicted electronic properties of polycrystalline silicon from three-dimensional device modeling combined with defect-pool model[J]. J of Appl Phys, 2002, 92(5): 2561-2574.

[11] KIMURA M, INOUE S, SHIMODA T, et al. Current paths over grain boundaries in polycrystalline silicon films[J]. Japanese J of Appl Phys, 2001, 40: 97-99.

[12] MENG Fanying, CUI Rongqiang. Novel model of electrical conduction property at grain boundary in polysilicon[J]. Japanese J of Appl Phys, 2002, 41: 185-189.

[13] SETO J Y W. The electrical properties of polycrystalline silicon films[J]. J of Appl Phys, 1975, 46(12): 5247-5254.

[14] BACCARANI G, RICCO B, SPADINI G. Transport properties of polycrystalline silicon films[J]. J of Appl Phys, 1978, 49(11): 5565-5570.

[15] LU N C C, GERZBERG L, MEINDL J D. A quantitative model of the effect of grain size on the resisitivity of polycrystalline silicon resistors[J]. IEEE Electron Device Lett, 1980, 1(3): 38-41.

[16] SEAGER C H, CASTNER T G. Zero-bias resistance of grain boundaries in neutron-transmutation-doped polycrystalline silicon[J]. J of Appl Phys, 1978, 49(7): 3879-3889.

[17] AI Bin, SHEN Hui, LIANG Zongcun, et al. Electrical properties of B-doped polycrystalline silicon thin films prepared by rapid thermal chemical vapour deposition[J]. Thin Solid Films, 2006, 497(1/2): 157-162.

[18] YAMAMOTO I, KUWANO H, SAITO Y. Energy distribution of trapping states at grain boundaries in polycrystalline silicon[J]. J of Appl Phys, 1992, 71(7): 3350-3355.

[19] YAMAMOTO I, KUWANO H. Determination of the energy distribution of grain boundary traps in polycrystalline silicon films[J]. Japanese J of Appl Phys, 1992, 31: 1381-1382.

[20] HIROSE M, TANIGUCHI M, OSAKA Y. Electronic properties of chemically deposited polycrystalline silicon[J]. J of Appl Phys, 1979, 50(1): 377-382.

[21] HIRAE S, HIROSE M, OSAKA Y. Energy distribution of trapping states in polycrystalline silicon[J]. J of Appl Phys, 1980, 51(2): 1043-1047.

[22] WENER J, PEISL M. Exponential band tails in polycrystalline semiconductor films[J]. Phys Rev B Condensed Matter, 1985, 31(10): 6881-6883.

[23] FORTUNATO G, MIGLIORATO P. Determination of gap state density in polycrystalline silicon by field-effect conductance[J]. Appl Phys Lett, 1986, 49(16): 1025-1027.

[24] GRAAFF H C D, HUYBERS M. Grain boundary states and the characteristics of lateral polysilicon diodes[J]. Solid State Electronics, 1982, 25(1): 67-71.

[25] MANDURAH M M, SARASWAT K C, KAMINS T I. A model for conduction in polycrystalline silicon: theory[J]. IEEE Trans on Electron Devices, 1981, 28(10): 1163-1171.

[26] ADA-HANIFI M, SICART J, DUSSEAU J M, et al. A model of conduction in polycrystalline silicon films[J]. J of Appl Phys, 1987, 62(5): 1869-1876.

[27] MICHALAS L, KOUTSOURELI M, PAPAIOANNOU G J, et al. Hydrogen passivation on sequential lateral solidified poly-Si TFTs[J]. Microelectronic Eng, 2012, 90(2) : 72-75.

[28] GROZDANIC D, MILAT O, RAKVIN B, et al. Grain boundary defects in RTCVD polycrystalline silicon for solar cells[J]. Vacuum, 2001, 61(2/4): 257-262.

[29] 王陽元，卡明斯，趙寶瑛, 等. 多晶硅薄膜及其在集成電路中的應(yīng)用[M]. 2版. 北京：科學(xué)出版社, 2001:1-30.

[30] CARD H C, YANG E S. Electronic processes at grain boundaries in polycrystalline semiconductors under optical illumination[J]. IEEE Trans on Electron Devices, 1977, 24(4): 397-402.

[31] JOSHI D P, BHATT D P. Theory of grain boundary recombination and carrier transport in polycrystalline silicon under optical illumination[J]. IEEE Trans on Electron Devices, 1990, 37(1): 237-249.

[32] JOSHI D P, BHATT D P. Grain boundary barrier heights and recombination velocities in polysilicon under optical illumination[J]. Solar Energy Mat, 1991, 22(2/3): 137-159.

Researchprogressoncarriertransporttheoryofpolycrystallinesiliconthinfilms

DENGYoujun1,2,AIBin2,3

(1.SchoolofPhysics,SunYat-senUniversity,Guangzhou510006，China;2.GuangdongProvinvialKeyLaboratoryofPhotovoltaicTechnology,Guangzhou510006，China；3.SchoolofMaterialsScienceandEngineering,SunYat-senUniversity,Guangzhou510006，China)

Polycrystalline silicon (poly-Si) thin films have been widely used in flat panel displays, MEMS(micro-electro-mechanical system) and integrated circuits, and also have great application prospects in other areas such as solar cells and SOP (system on panel). Since there exist grain boundaries (GBs) in poly-Si thin films, the crystal defects and dangling bonds in GB regions would introduce interface states in the band gap. On the one hand, the interface states would trap carriers thus creating barriers against carrier transportation, on the other hand, they could act as effective recombination centers to strengthen the recombination. Therefore, the performance of devices fabricated on poly-Si thin films is generally worse than that on single-crystal silicon thin films. To give a theoretical explanation on the electrical properties of poly-Si thin films under the dark and illumination conditions, various theoretical models have been proposed. In addition, two kinds of ways including analytical method and computer simulation have been developed to determine the energy distribution of interface states in the band gap. This article will briefly review the major research progress in electrical transport theory of poly-Si films and methods for determining the distribution of the interface states, so that researchers engaging in investigation on transport properties of poly-Si thin films or polycrystalline semiconductors could get some reference and inspiration.

polycrystalline silicon thin film； grain boundaries； interface states； electrical properties

10.13471/j.cnki.acta.snus.2017.04.007

2016-12-21 基金項目：廣東省科技計劃項目(2011A032304001, 2013B010405011)

鄧幼俊(1965年生)，男；研究方向：太陽能利用；E-mail:dengyj@mail.sysu.edu.cn

O472+

A

0529-6579(2017)04-0038-08