低壓差線(xiàn)性電壓調(diào)整器電源紋波抑制比測(cè)試方法

尚斌，羅軍，蔡志剛，王小強(qiáng)

（工業(yè)和信息化部電子第五研究所，廣東 廣州 510610）

低壓差線(xiàn)性電壓調(diào)整器電源紋波抑制比測(cè)試方法

尚斌，羅軍，蔡志剛，王小強(qiáng)

（工業(yè)和信息化部電子第五研究所，廣東 廣州 510610）

低壓差線(xiàn)性電壓調(diào)整器應(yīng)用廣泛，電源紋波抑制比是反映其性能指標(biāo)的關(guān)鍵參數(shù)之一。為解決傳統(tǒng)電源紋波抑制比測(cè)試方法測(cè)量頻率范圍較小、測(cè)試效率低、難以滿(mǎn)足高電源紋波抑制比測(cè)試等不足，提出基于功率分配器和低頻網(wǎng)絡(luò)分析儀相結(jié)合的電源紋波抑制比測(cè)試方法，并采用典型低壓差線(xiàn)性電壓調(diào)整器對(duì)基于功率分配器和基于電感電容總和節(jié)點(diǎn)法的兩種測(cè)試方法進(jìn)行測(cè)試驗(yàn)證。實(shí)驗(yàn)結(jié)果表明：基于功率分配器的電源紋波抑制比測(cè)試方法最低測(cè)試頻率可達(dá)30Hz，可滿(mǎn)足70dB以上電源紋波抑制比的測(cè)試需求，具有頻率測(cè)量范圍更寬、測(cè)試效率高等特點(diǎn)。

低壓差線(xiàn)性電壓調(diào)整器；電源紋波抑制比；測(cè)試方法；頻率范圍

0 引言

隨著信息科學(xué)的快速發(fā)展，電源技術(shù)變得越來(lái)越重要。低壓差線(xiàn)性電壓調(diào)整器（LDO）由于具有體積小、電源紋波抑制比（PSRR）高、功耗小、噪聲低以及電路簡(jiǎn)單等優(yōu)點(diǎn)應(yīng)用廣泛。近年來(lái)LDO的相關(guān)技術(shù)正成為當(dāng)前電源技術(shù)領(lǐng)域的研究熱點(diǎn)，具有重要的理論意義和實(shí)用價(jià)值[1]。隨著微電子工藝技術(shù)的進(jìn)步，LDO的發(fā)展經(jīng)歷了從傳統(tǒng)的采用雙極性工藝技術(shù)到采用先進(jìn)的CMOS工藝技術(shù)。與此同時(shí)，LDO的設(shè)計(jì)也獲得了快速的發(fā)展，近幾年來(lái)關(guān)于不斷改進(jìn)的LDO設(shè)計(jì)層出不窮[2-5]，研制了一系列高性能的LDO，使LDO具備了長(zhǎng)壽命、高負(fù)載電流、高PSRR及低噪聲等特性。

PSRR是LDO的一個(gè)關(guān)鍵特性，它表征LDO對(duì)電源紋波的抑制能力，為獲得更高的PSRR，國(guó)內(nèi)外學(xué)者對(duì)此進(jìn)行廣泛的研究。國(guó)外對(duì)LDO的研究較早，研制了一些高PSRR的LDO芯片，如Harrison等[6]實(shí)現(xiàn)57 dB@1 kHz的PSRR，Sawan等[7]實(shí)現(xiàn)60 dB@1 kHz的PSRR，Vahid等[8]實(shí)現(xiàn)了70 dB@1 kHz的PSRR。國(guó)內(nèi)雖然在LDO的工藝技術(shù)水平與國(guó)外有較大差距，但近年來(lái)國(guó)內(nèi)的一些學(xué)者或廠(chǎng)商仍取得了較大的進(jìn)步，如鄒靜[9]實(shí)現(xiàn)了54 dB@1 kHz的PSRR，JIAN等[10]實(shí)現(xiàn)了65 dB@1 kHz的PSRR，某型國(guó)產(chǎn)LDO芯片的PSRR可以達(dá)到70 dB@1 kHz以上等。

LDO中PSRR性能的提升對(duì)測(cè)試方法提出了更高的要求，如何提升測(cè)試效率、保障測(cè)試范圍成為一個(gè)重要的問(wèn)題。測(cè)試PSRR的傳統(tǒng)方法有基于電感電容（LC）總和節(jié)點(diǎn)法、基于放大器的方法及采用示波器的方法[11]。為了滿(mǎn)足高PSRR的LDO的測(cè)試需求，實(shí)現(xiàn)對(duì)測(cè)試效率及測(cè)試頻率范圍的提升，文中提出了基于功率分配器和低頻網(wǎng)絡(luò)分析儀相結(jié)合的PSRR測(cè)試方法，并從測(cè)試原理、步驟、效率、復(fù)雜度、成本及頻率范圍等方面與基于LC總和節(jié)點(diǎn)法的傳統(tǒng)PSRR測(cè)試方法進(jìn)行對(duì)比分析，實(shí)驗(yàn)結(jié)果表明基于功率分配器的PSRR測(cè)試方法具有更大的頻率測(cè)試范圍，最低測(cè)試頻率可達(dá)30 Hz，相比傳統(tǒng)PSRR測(cè)試方法，頻率測(cè)試范圍擴(kuò)大了一個(gè)數(shù)量級(jí)。此外，基于功率分配器的PSRR測(cè)試方法具有測(cè)試效率高、平臺(tái)搭建簡(jiǎn)單、測(cè)試范圍寬等優(yōu)點(diǎn)，其測(cè)試結(jié)果與理論P(yáng)SRR曲線(xiàn)具有較好的吻合性。

1 LDO工作原理

LDO是輸出輸入壓差很小的線(xiàn)性電壓調(diào)整器，它能在輸入電壓和負(fù)載變化的情況下，保證系統(tǒng)有穩(wěn)定的輸出電壓。隨著技術(shù)的進(jìn)步，線(xiàn)性電壓調(diào)整器的結(jié)構(gòu)與技術(shù)越來(lái)越成熟，其基本結(jié)構(gòu)包括啟動(dòng)電路、參考基準(zhǔn)源、誤差放大器、功率管和反饋取樣電路，如圖1所示。LDO的工作原理是參考基準(zhǔn)電壓和反饋電壓分別接在誤差放大器的反相端和同相端，誤差放大器通過(guò)放大這兩個(gè)電壓差來(lái)調(diào)整場(chǎng)效應(yīng)功率管電流的大小，從而實(shí)現(xiàn)這個(gè)負(fù)反饋系統(tǒng)輸出電壓的穩(wěn)定。工作過(guò)程是當(dāng)輸出電壓上升時(shí)，反饋電壓上升，誤差放大器同相端電壓上升，參考基準(zhǔn)不變，導(dǎo)致放大器輸出電壓變大，調(diào)節(jié)功率管柵極電壓，使得流過(guò)功率管的電流減小，于是促使輸出電壓減小，通過(guò)負(fù)反饋達(dá)到保持輸出穩(wěn)定的目的。同理，當(dāng)系統(tǒng)輸出電壓減小時(shí)，通過(guò)負(fù)反饋同樣能實(shí)現(xiàn)穩(wěn)壓的目的。

圖1 低壓差線(xiàn)性電壓調(diào)整器基本結(jié)構(gòu)

2 PSRR測(cè)試方法

LDO的電源紋波抑制比是指輸出紋波與輸入紋波在一個(gè)頻率范圍內(nèi)的比值，通常為10Hz～10MHz，單位是分貝（dB）。計(jì)算PSRR的公式為

式中：VI，ripple——輸入紋波電壓；

VO，ripple——輸出紋波電壓。

2.1 基于LC總和節(jié)點(diǎn)法的PSRR測(cè)試方法

基于LC總和節(jié)點(diǎn)法的PSRR測(cè)試原理如圖2所示，圖中VDC為直流供電電源，由VAC產(chǎn)生一定頻率范圍的交流電壓信號(hào)并疊加到直流電壓信號(hào)作為L(zhǎng)DO的輸入，測(cè)量LDO的輸出與輸入紋波電壓并依據(jù)式（1）計(jì)算PSRR。在采用LC總和節(jié)點(diǎn)法的PSRR測(cè)試方法中，電容C與電感L的值決定了該測(cè)試方法的最低頻率范圍。由于L和C形成一個(gè)針對(duì)VAC的高通濾波器，限制了該方法測(cè)量的PSRR的最低頻率，該濾波器3dB點(diǎn)由下式?jīng)Q定，低于3dB點(diǎn)的頻率將被減弱，使得測(cè)量變得困難。

圖2 基于LC總和節(jié)點(diǎn)法的PSRR測(cè)試原理

基于LC總和節(jié)點(diǎn)法的PSRR測(cè)試平臺(tái)包含測(cè)量設(shè)備、直流供電電源、LDO測(cè)試板及連接線(xiàn)纜等組成模塊。低頻網(wǎng)絡(luò)分析儀工作在增益-相位模式，測(cè)試步驟如下：

1）把LDO芯片放入測(cè)試夾具，采用BNC轉(zhuǎn)SMA接口線(xiàn)、SMA接口線(xiàn)連接E5061B、LDO測(cè)試板。

2）LDO測(cè)試板的12V直流電壓（VDC）由外部直流電源供電，交流輸入信號(hào)（VAC）由E5061B的LF OUT端口輸出，VIN接E5061B的R端口，VOUT接E5061B的T端口。

3）設(shè)置E5061B為10Hz～10MHz的頻率掃描范圍，并設(shè)置輸出功率-10 dBm。

4）設(shè)置中頻帶寬為20Hz，設(shè)置R端口和T端口的輸入阻抗為1MΩ。

5）打開(kāi)LDO測(cè)試板上電源開(kāi)關(guān)，啟動(dòng)測(cè)試，記錄測(cè)試時(shí)間，待自動(dòng)測(cè)試完成后，存儲(chǔ)測(cè)試數(shù)據(jù)與波形。

2.2 基于功率分配器的PSRR測(cè)試方法

基于功率分配器的PSRR測(cè)試原理如圖3所示。采用低頻網(wǎng)絡(luò)分析儀（E5061B）作為測(cè)量設(shè)備，其測(cè)量頻率范圍為5Hz～3GHz、具有增益-相位和S參數(shù)兩種測(cè)量模式，并且可自帶直流電壓輸出。圖中通過(guò)功率分配器把E5061B的LF OUT端口輸出信號(hào)（可配置為直流偏置）分配接到LDO的輸入端及R端口，測(cè)試過(guò)程中使用增益-相位模式，同時(shí)把LDO的輸出信號(hào)接入E5061B的T端口。功率分配器需滿(mǎn)足低頻（10Hz～10MHz）的頻率范圍要求。采用功率分配器的PSRR測(cè)試方法平臺(tái)搭建較簡(jiǎn)單，無(wú)需外部直流供電電源，由E5061B提供直流電壓即可。

在基于功率分配器的PSRR測(cè)試平臺(tái)中，E5061B通過(guò)SMA接口線(xiàn)纜與LDO測(cè)試板相連接，同時(shí)LDO芯片采用夾具與測(cè)試板連接，在測(cè)試PSRR的過(guò)程中LDO測(cè)試板無(wú)需外接電源，由E5061B通過(guò)設(shè)置LF OUT端口加載直流偏置電壓（VDC）供電。測(cè)試步驟如下：

1）把LDO芯片放入測(cè)試夾具，采用BNC轉(zhuǎn)SMA接口線(xiàn)、SMA接口線(xiàn)連接E5061B、LDO測(cè)試板及功率分配器，LDO測(cè)試板上外部供電端口置空，設(shè)置E5061B提供10V的VDC直流電壓。

圖3 基于功率分配器的PSRR測(cè)試原理

2）設(shè)置E5061B為10Hz～10MHz的頻率掃描范圍，并設(shè)置輸出功率-10 dBm。

3）設(shè)置中頻帶寬為20Hz，設(shè)置R端口和T端口的輸入阻抗為1MΩ。

4）打開(kāi)E5061B中的“DC Bias”開(kāi)關(guān)，啟動(dòng)測(cè)試，記錄測(cè)試時(shí)間，待自動(dòng)測(cè)試完成后，存儲(chǔ)測(cè)試數(shù)據(jù)與波形。

2.3 不同PSRR測(cè)試方法對(duì)比

基于LC總和節(jié)點(diǎn)法的PSRR測(cè)試方法（方法1）與基于功率分配器的PSRR測(cè)試方法（方法2）的對(duì)比如表1所示，表中從測(cè)試設(shè)備組成、搭建平臺(tái)復(fù)雜度、自動(dòng)化測(cè)試程度、測(cè)試平臺(tái)成本等方面進(jìn)行了定性比較。從表中可以看出兩種不同的測(cè)試方法（方法1和方法2）對(duì)測(cè)試硬件的需求幾乎相當(dāng)，測(cè)試自動(dòng)化程度都較高，方法2的測(cè)試平臺(tái)成本相比方法1要略低。

表1 不同PSRR測(cè)試方法對(duì)比

表2 不同PSRR測(cè)試方法的測(cè)試效率對(duì)比

不同PSRR測(cè)試方法在不同中頻帶寬（IFBW）測(cè)試條件下從10Hz～10MHz頻率范圍內(nèi)的PSRR測(cè)試時(shí)間如表2所示。測(cè)試條件為中頻帶度（IFBW），從表中可以看出方法1與方法2在不同中頻帶寬下的測(cè)試效率幾乎一致，這是由于這兩種測(cè)試方法都是采用相同的測(cè)量?jī)x器，測(cè)試效率是由測(cè)量?jī)x器決定的。

3 測(cè)試結(jié)果及分析

LDO的PSRR測(cè)量值隨頻率變化的典型理論曲線(xiàn)如圖4所示[12]，從圖中可以看出LDO的電源紋波抑制比基本上可分為3個(gè)頻率范圍：第1個(gè)部分（A1）是從直流到基準(zhǔn)濾波器的滑落頻率，主要影響因素是開(kāi)環(huán)增益和基準(zhǔn)源的電源紋波抑制比；第2個(gè)部分（A2）是從基準(zhǔn)濾波器的滑落頻率向上延伸至單位增益頻率，此區(qū)的電源紋波抑制比主要由LDO的開(kāi)環(huán)增益決定；第3部分（A3）是單位增益頻率之上的部分，除了輸入到輸出的寄生參數(shù)外，在此區(qū)域反饋環(huán)路對(duì)這個(gè)部分的影響很小。

圖4 PSRR隨頻率變化的理論曲線(xiàn)

采用方法1及方法2的PSRR測(cè)試結(jié)果如圖5所示，圖中展示了LDO對(duì)10Hz～10MHz頻率范圍輸入紋波的抑制能力，其中該型LDO在1kHz時(shí)的電源紋波抑制比可達(dá)80.89 dB。從圖中可以看出，方法1在10 kHz以下的頻率范圍內(nèi)具有較大的PSRR波動(dòng)，方法2在30Hz以下的頻率范圍內(nèi)具有較大的波動(dòng)。同時(shí)，方法2的PSRR測(cè)試結(jié)果整體較穩(wěn)定，并且在大于10 kHz的頻率范圍PSRR下降較為平緩。方法1在低頻范圍（<9 kHz）測(cè)試的PSRR值不穩(wěn)定的原因是由其L和C構(gòu)建的高通濾波器的3dB頻率點(diǎn)所限制。理論上，由式（2）可計(jì)算出方法1可測(cè)量的最低PSRR頻率范圍，由L=2.2μH，C=330μF，依據(jù)式（2）計(jì)算得到fmin=5.9kHz。因此，理論上低于3 dB點(diǎn)的頻率（<5.9 kHz）將被減弱，使得測(cè)量變得困難。從圖中可以發(fā)現(xiàn)，實(shí)測(cè)的頻率轉(zhuǎn)折點(diǎn)約為5～9 kHz，與理論的3dB頻率點(diǎn)（5.9kHz）是相吻合的。

基于LC總和節(jié)點(diǎn)法的PSRR測(cè)試方法對(duì)低頻范圍PSRR測(cè)量的不確定度加大，不能真實(shí)反映LDO對(duì)低頻范圍電源紋波的抑制能力。不同中頻帶寬測(cè)試條件下1 kHz頻率點(diǎn)的PSRR測(cè)量值如圖6所示，從圖中可以看出方法1在不同IFBW測(cè)試條件下，1kHz頻率點(diǎn)的PSRR波動(dòng)較大，其方差達(dá)4.22，而方法2在相同條件下的方差僅為0.37，因此其在不同測(cè)試條件下的PSRR測(cè)量結(jié)果更具一致性。圖6的測(cè)量結(jié)果說(shuō)明，若采用方法1對(duì)1 kHz頻率點(diǎn)的PSRR值進(jìn)行測(cè)量，則不能真實(shí)反映該LDO的電源紋波抑制能力，需采用方法2才可測(cè)量出準(zhǔn)確的PSRR值。

圖5 不同測(cè)試方法下PSRR隨頻率變化的測(cè)試曲線(xiàn)

圖6 不同中頻帶寬測(cè)試條件下的1kHz頻率點(diǎn)的PSRR測(cè)量值

通過(guò)對(duì)比方法1與方法2可以發(fā)現(xiàn)，方法1在測(cè)量低頻范圍內(nèi)的PSRR值時(shí)有局限，不能真實(shí)反映LDO的電源紋波抑制能力，其最低頻率范圍由其LC構(gòu)成的3dB點(diǎn)頻率值決定。同時(shí)，在高頻范圍方法2也具有更好的測(cè)量表現(xiàn)，基于方法2的PSRR測(cè)量結(jié)果曲線(xiàn)（圖5中方法2）與圖4中的理論曲線(xiàn)具有更好的吻合度。此外，從圖5中可以發(fā)現(xiàn)方法2僅在極低頻（<30Hz）范圍內(nèi)具有較差的穩(wěn)定性表現(xiàn)。

4 結(jié)束語(yǔ)

LDO廣泛應(yīng)用于各種電子設(shè)備的電源領(lǐng)域，PSRR是LDO的關(guān)鍵參數(shù)之一，其反映了LDO對(duì)電源紋波的抑制能力。不同于傳統(tǒng)基于LC總和節(jié)點(diǎn)法的PSRR測(cè)試方法，文中提出了基于功率分配器和低頻網(wǎng)絡(luò)分析儀的PSRR測(cè)試方法，并選用了典型的LDO產(chǎn)品進(jìn)行了測(cè)試驗(yàn)證。實(shí)驗(yàn)結(jié)果表明文中提出的方法可以實(shí)現(xiàn)對(duì)低頻范圍內(nèi)PSRR值的有效測(cè)量，測(cè)試最低頻率可達(dá)30Hz，實(shí)現(xiàn)了對(duì)LDO的80dB@1 kHz以上的PSRR測(cè)試，并且具有較好的PSRR頻率測(cè)試穩(wěn)定性。此外，實(shí)驗(yàn)結(jié)果還表明基于LC總和節(jié)點(diǎn)法的PSRR測(cè)量最低頻率范圍由其LC構(gòu)成的3dB點(diǎn)頻率值決定。

[1]馬洪濤，沙占友，王彥鵬.LDO和VLDO的設(shè)計(jì)原理及性能測(cè)試[J].電源技術(shù)應(yīng)用，2009，9（10）：26-29.

[2]彭曉宏，朱治鼎，侯立剛，等.大電流微功耗小體積單片LDO的設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2013，36（13）：150-153.

[3]田楠，張國(guó)俊.一種帶過(guò)溫過(guò)流過(guò)壓保護(hù)的LDO設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2013，30（4）：139-142.

[4]萬(wàn)輝，劉聚川.一種新穎的LDO線(xiàn)性穩(wěn)壓器[J].微電子學(xué)，2013，43（3）：359-363.

[5]程紅麗，王冠軍.一種帶阻抗補(bǔ)償?shù)牡凸牡蛪翰罹€(xiàn)性穩(wěn)壓器[J].半導(dǎo)體技術(shù)，2014，39（1）：28-32.

[6]HARRISON R R，WATKINS P T，KIER R J，et al. A low-power integrated circuits for a wireless 100-electrode neural recording system[J].IEEE Journal of Solid-State Circuits，2007，42（1）：123-133.

[7]SAWAN M，HU Y，COULOMBE J.Wireless smart implants dedicated to multichannel monitoring and micros timu-lation[J].IEEE Circuits and Systems Magazine，2005，5（1）：21-39.

[8]VAHID M K M S，ALEXANDRE S C D，YUSUF L. A fully on-chip LDO voltage regulator with 37dB PSRR at 1MHz for remotely powered biomedical implants[J]. Analog Integration Circuit Signal Processing，2011（67）：157-168.

[9]鄒靜，楊維明，蔣師，等.一種低噪聲高PSRR的LDO線(xiàn)性穩(wěn)壓器[J].湖北大學(xué)學(xué)報(bào)（自然科學(xué)版），2012，34（3）：360-364.

[10]JIAN P G，KA N L.A 25mA COMOS LDO with-85dB PSRR at 2.5MHz[C]∥IEEE Asian Solid-State Circiuts Conference，2013：381-384.

[11]SANJAY P，SCOTL.LDOPSRR測(cè)量簡(jiǎn)化說(shuō)明[Z].TEXAS INSTRUMENTS，2009：1-4.

[12]張娜娜.高電源抑制比低壓差線(xiàn)性穩(wěn)壓器的設(shè)計(jì)與研究[D].合肥：合肥工業(yè)大學(xué)，2007.

（編輯：劉楊）

Power supp ly rejection ratio testing of low dropout linear regulator

SHANG Bin，LUO Jun，CAI Zhigang，WANG Xiaoqiang
（CEPREI，Guangzhou 510610，China）

Low dropout linear regulator（LDO）has wide applications.As a key parameter of LDO，power supply rejection ratio（PSRR）determines the main performance.To overcome the drawback of low frequency band，low efficiency and non-ability to fulfill the high PSRR testing of traditional method，the testing method of PSRR based on power splitter and low frequency network analyzer is proposed.Typical LDO products are used to evaluate the proposed method based on power splitter and the traditional method based on the combination of inductance and capacitance.Experiment results show that the lowest test frequency of the PSRR testing method based on power splitter can reach 30Hz and it can meet the testing requirement of PSRR up to 70dB.Besides，it has a wide range of frequency and high efficiency.

low dropout linear regulator；power supply rejection ratio；testing method；frequency range

A

1674-5124（2017）05-0015-05

10.11857/j.issn.1674-5124.2017.05.004

2016-09-11；

2016-12-30

尚斌（1982-），男，山西運(yùn)城市人，工程師，主要從事電磁學(xué)計(jì)算、科技管理等相關(guān)工作。