面向引線框架封裝的熱阻建模與分析

孫海燕，繆小勇，趙繼聰，孫 玲，王洪輝

?

面向引線框架封裝的熱阻建模與分析

孫海燕1，繆小勇2，趙繼聰1，孫 玲1，王洪輝2

（1. 南通大學(xué)江蘇省專用集成電路設(shè)計重點實驗室，江蘇南通 226007；2. 通富微電子股份有限公司，江蘇南通 226006）

針對通用的QFP48引線框架封裝，首先探討了封裝中的熱傳輸機制，給出了熱阻的理論計算結(jié)果；接著利用Ansys Icepak軟件建立起QFP48的有限元模型，熱阻仿真結(jié)果較好地驗證了熱傳輸機制的理論分析；最后討論了減小封裝熱阻、提高熱可靠性的方法。結(jié)果表明：適當提高塑封材料的熱傳導(dǎo)率、增加PCB面積和施加一定風(fēng)速的強迫對流均可降低QFP48封裝的熱阻，提高散熱效果。

引線框架封裝；熱阻；建模；熱仿真；優(yōu)化分析；Icepak

集成電路封裝技術(shù)中，傳統(tǒng)的四側(cè)扁平封裝技術(shù)(QFP)，由于具備較多的互連引腳、良好的電氣特性和較低的成本，仍然是目前較為流行的封裝形式之一[1-3]。

目前，隨著集成電路工藝的不斷進步，大規(guī)?；虺笠?guī)模集成電路的工作頻率越來越高，由此引發(fā)的數(shù)字電路動態(tài)功耗越來越大，芯片內(nèi)部發(fā)熱量增加導(dǎo)致溫度急劇上升，因此，封裝的散熱問題受到越來越廣泛的關(guān)注。以QFP封裝為例，Zhou等[4]給出了QFP封裝的內(nèi)部熱傳輸路徑，在功耗為0.5 W和環(huán)境溫度為20的情況下，采用有限元工具仿真得到芯片的最高溫度為84.17℃。Suwa等[5]通過構(gòu)建有限元模型并進行相關(guān)的仿真建立了芯片和PCB的熱阻網(wǎng)絡(luò)。

本文以QFP48為研究對象，通過理論分析與有限元仿真技術(shù)進行熱阻建模[6]。首先建立QFP48的數(shù)學(xué)模型，得到熱阻的計算方法；接著利用Ansys Icepak建立QFP48的有限元模型，仿真得到封裝的熱阻，并驗證數(shù)學(xué)計算的結(jié)果；最后在綜合考慮結(jié)構(gòu)、材料等因素的基礎(chǔ)上，完成對QFP48封裝熱阻的優(yōu)化設(shè)計。

1 數(shù)學(xué)建模

典型的QFP基本結(jié)構(gòu)如圖1所示：① Die為芯片，封裝中最重要的組成部分；② Die Adhesive為芯片粘貼膠，用于將芯片固定在封裝框架的載片臺上；③ Paddle為框架載片臺，對芯片起支撐固定作用，同時也能夠提供較多的散熱；④ Lead Frame為引線框架，是封裝輸入/輸出端口與外部PCB系統(tǒng)的連接橋梁；⑤ Wire Bond為鍵合線，負責(zé)將芯片的焊盤與引線框架連接，鍵合線和引線框架共同組成了芯片系統(tǒng)到PCB系統(tǒng)的完整傳輸通道；⑥ Mold為塑封料，保護著整個封裝結(jié)構(gòu)。

圖1 QFP封裝的結(jié)構(gòu)

圖2為QFP48封裝模型的熱傳輸路徑示意圖，其中用帶有箭頭的不同線型標注了傳導(dǎo)（conduction）、對流（convection）和輻射（radiation）三種熱量傳輸形式及其傳輸路徑。

圖2 QFP48封裝中傳熱路徑

由圖2可知，QFP48封裝中的三條主要熱量傳輸路徑分別為：1. 芯片工作產(chǎn)生的熱量直接通過塑封料體（⑥ Mold）的上表面?zhèn)鬏數(shù)娇諝庵校?. 熱量在經(jīng)過芯片粘貼膠（② Die Adhesive）和載片臺（③ Paddle）之后，通過封裝體的下表面?zhèn)鬏數(shù)絇CB和空氣中；3. 熱量通過鍵合線（⑤ Wire Bond）傳輸?shù)揭€框架（④ Lead Frame）上，然后再通過框架引腳傳輸?shù)娇諝庵泻蚉CB上。根據(jù)熱傳輸類型和傳輸路徑可以得到QFP48封裝的熱阻網(wǎng)絡(luò)模型，如圖3所示。

圖3 QFP48封裝熱阻網(wǎng)絡(luò)模型

圖3中的和a分別表示芯片結(jié)溫和環(huán)境溫度。由圖3可見，第一條傳熱路徑上的熱阻有j1、17、con和rad，分別表示芯片熱阻、芯片上方塑封體的熱阻、對流熱阻和輻射熱阻；第二條傳熱路徑中，除了con和rad，還包括芯片粘貼膠熱阻j2、載片臺熱阻23、芯片下方塑封體熱阻34、封裝和PCB之間的空氣熱阻45和PCB的熱阻56；第三條傳熱路徑中，除了包含56、con和rad，還包括鍵合線熱阻wb和引線框架熱阻lf。

表1給出了QFP48的封裝模型參數(shù)，為了使QFP48封裝模型的熱阻更能反映實際工作情況，模型中添加了一個4層的PCB測試板。該PCB測試板的幾何尺寸如表2所示，PCB的材料選為FR4。由于封裝內(nèi)部以熱傳導(dǎo)為主，本文重點以熱傳導(dǎo)為例，說明熱阻的數(shù)學(xué)求解過程。

表1 QFP48封裝模型參數(shù)

Tab.1 Parameters of QFP model

表2 PCB模型參數(shù)

Tab.2 Parameters of PCB model

熱傳導(dǎo)可用一維傅里葉方程表示為：

式中：表示熱流量；表示熱導(dǎo)率；表示熱流通過的橫截面積；d/d是熱流方向上的溫度梯度。對公式（1）進行積分，得到穩(wěn)態(tài)熱傳導(dǎo)路徑長度為時的溫度差，即：

（2）

進一步對公式（2）進行變換，得：

定義熱阻為：

（4）

聯(lián)合公式（3）、（4），傳導(dǎo)方式下的熱阻計算公式可表示為：

式中：代表熱傳導(dǎo)路徑的長度；代表材料的熱導(dǎo)率；是熱流量通過的橫截面積。

同理，熱對流、熱輻射方式下的熱阻計算公式可相似得到。

根據(jù)表1中的QFP48封裝模型參數(shù)及表2中的PCB模型參數(shù)，利用公式（5），即可求解出圖3熱阻網(wǎng)絡(luò)中各個結(jié)構(gòu)的熱阻值。以芯片熱阻j1為例：

同理，其他結(jié)構(gòu)的熱阻值可類似求得，結(jié)果如表3所示。

表3 QFP48封裝各結(jié)構(gòu)熱阻值

Tab.3 Calculated values of thermal resistance network

結(jié)合圖3中抽取的熱阻網(wǎng)絡(luò)拓撲結(jié)構(gòu)及表3中對應(yīng)的各熱阻值，QFP48封裝的總熱阻為：

2 QFP48封裝熱阻有限元建模

根據(jù)QFP48封裝產(chǎn)品的結(jié)構(gòu)圖，利用Ansys Icepak建立三維有限元模型[7]，如圖4所示。模型結(jié)構(gòu)中各參數(shù)與表1、表2保持一致，其中芯片的功率為0.5 W，環(huán)境溫度設(shè)置為20℃。

圖4 QFP48封裝三維有限元模型

經(jīng)過網(wǎng)格劃分、參數(shù)設(shè)置，自然對流下的溫度場仿真結(jié)果如圖5所示，其中芯片最高節(jié)溫為83.90℃。

圖5 自然對流條件下QFP48封裝溫度分布

根據(jù)JESD標準[8]，芯片到外界環(huán)境的熱阻ja可表示為：

式中：j和a分別代表芯片最高結(jié)溫和環(huán)境溫度；指芯片的功耗。將芯片最高結(jié)溫83.90℃、環(huán)境溫度20℃及芯片功耗0.5 W代入公式（7），即可計算出該QFP48封裝的熱阻ja為127.8℃/W，該結(jié)果與上文中的理論分析值ja-es較為吻合，進一步驗證了兩種建模的一致性。

3 QFP48封裝熱阻優(yōu)化分析

熱阻是反應(yīng)材料阻止熱量傳遞的一個綜合參量。為了增強封裝結(jié)構(gòu)的傳熱能力，需要減小其熱阻值。通過分析封裝熱阻網(wǎng)絡(luò)模型可知，只要降低關(guān)鍵路徑的熱阻值就可以有效降低整個封裝的熱阻。考慮到工業(yè)規(guī)模應(yīng)用中，引線框架封裝中內(nèi)部結(jié)構(gòu)基本固定的情況，本文主要探討塑封材料、PCB面積及外部對流情況對熱阻的影響，即主要考慮的熱阻包括：封裝體上、下兩部分熱阻17、34，PCB熱阻56和對流熱阻con。本節(jié)沿用Ansys Icepak工具進行有限元建模和仿真分析。

3.1 塑封材料的熱導(dǎo)率對熱阻的影響

圖6給出了QFP48封裝在不同熱傳導(dǎo)率設(shè)置下的溫度分布圖。從圖中可以得到：熱傳導(dǎo)率為0.2 W/(m·℃)時，芯片的最高節(jié)溫為99.94℃；熱傳導(dǎo)率為5 W/(m·℃)時，芯片的最高節(jié)溫為78.73℃。

（a）0.2 W/(m·℃)

（b）2 W/(m·℃)

（c）3 W/(m·℃)

（d）5 W/(m·℃)

圖6 不同熱傳導(dǎo)率情況下的溫度分布

Fig.6 Temperature distributions corresponding to different thermal conductivities

根據(jù)公式（7），計算出不同熱傳導(dǎo)率設(shè)置下的熱阻值，如圖7所示。當塑封材料的熱傳導(dǎo)率較小時，熱阻ja隨熱傳導(dǎo)率的增加而顯著減小；當塑封材料的熱傳導(dǎo)率達到3 W/(m·℃)時，繼續(xù)增大熱傳導(dǎo)率對熱阻ja的影響則變得有限，并呈現(xiàn)飽和趨勢。

3.2 PCB面積對熱阻的影響

集成電路工作時的溫度除了與其封裝的物理結(jié)構(gòu)及工作功耗有關(guān)外，還與PCB的面積大小和疊層結(jié)構(gòu)有關(guān)。本文主要討論PCB面積變化對熱阻的影響，圖8給出了承載QFP48封裝的四層PCB結(jié)構(gòu)在不同面積設(shè)置情況下對應(yīng)的溫度分布圖。根據(jù)圖中的仿真結(jié)果可得：PCB大小為20 mm×10 mm時，芯片的最高結(jié)溫為130.31℃；PCB大小為150 mm×100 mm時，芯片的最高結(jié)溫為82.08 ℃。

圖7 熱傳導(dǎo)率與熱阻的關(guān)系

（a）20 mm×10 mm

（b）30 mm×20 mm

（c）50 mm×40 mm

（d）150 mm×100 mm

圖8 不同PCB面積情況下的溫度分布圖

Fig.8 Temperature distributions corresponding to different PCB areas

圖9進一步給出了PCB面積和封裝面積的比值與總熱阻大小的對應(yīng)關(guān)系，從圖中可知，PCB面積和封裝面積的比值越大，其對應(yīng)的總熱阻值ja則越小，當PCB和封裝面積比大于161.31時，其對應(yīng)的熱阻值隨著面積比的變化呈現(xiàn)緩慢平穩(wěn)的趨勢。因此，在集成電路封裝的散熱設(shè)計中，適當增大PCB面積將會對系統(tǒng)散熱產(chǎn)生積極影響。

圖9 PCB和封裝面積比與封裝熱阻的關(guān)系

3.3 對流強度對熱阻的影響

為了得到對流強度的改變對封裝熱阻的影響，本文采用給QFP48封裝施加橫向風(fēng)冷的仿真條件，通過改變風(fēng)速大小來分析封裝工作時的最高溫度和封裝熱阻[9]。圖10給出了風(fēng)速大小分別為1，2，3和4 m/s時的QFP48封裝的溫度分布圖，從圖中可知，溫度隨風(fēng)速的增加而減?。猴L(fēng)速大小為1 m/s時，芯片的最高結(jié)溫為69.34℃；風(fēng)速大小為4 m/s時，芯片的最高結(jié)溫為57.19℃。與圖5相比，風(fēng)速大小由0增大為4 m/s時，芯片最高結(jié)溫降低了26.71℃。

（a）1 m/s

（b）2 m/s

（c）3 m/s

（d）4 m/s

圖10 不同橫向?qū)α黠L(fēng)速情況下的溫度分布

Fig.10 Temperature distributions corresponding to different air flow speeds

圖11進一步給出了風(fēng)速大小與熱阻值的對應(yīng)關(guān)系，從圖中可知，外部施加1 m/s的風(fēng)速時，熱阻下降幅度最為明顯，約30 ℃/W，隨著風(fēng)速進一步增大，熱阻降幅呈現(xiàn)緩慢并趨于飽和。因此，適當采用強迫對流的方法同樣可以增強電子元件的散熱功能。

圖11 風(fēng)速與封裝熱阻的關(guān)系

4 結(jié)論

介紹了通用QFP48封裝結(jié)構(gòu)的熱阻建模及優(yōu)化分析。首先建立了數(shù)學(xué)模型，得到熱阻的理論計算方法；接著利用Icepak建立了有限元模型，仿真得到的熱阻值驗證了理論計算方法的正確性；最后對影響熱阻的幾個因素進行了優(yōu)化分析：考慮成本、散熱等綜合因素，適當提高塑封材料的熱傳導(dǎo)率、增加PCB面積和施加一定風(fēng)速的強迫對流均可降低QFP48封裝的熱阻，提高散熱效果。本文提到的熱阻建模及優(yōu)化方法不僅適用于引線框架類的封裝，也可為其他封裝類型的熱阻求解提供參考。

[1] LAM C C, KONG C H, RICHARD N M. TCoB reliability for Epad LQFP 176 in automotive application [C]// Electron Manuf Technol Conference. NY, USA: IEEE, 2014: 1-5.

[2] BAI Z, YAO J, TAN L C. Combined QFN and QFP semiconductor package: US20150294924 [P]. 2015-10-15.

[3] 郭桂冠. 引線框架、QFN封裝體、及形成QFN封裝體的方法: CN103681585 A [P]. 2014-12-14.

[4] ZHOU D J, HUANG H Y, PENG K Q. The thermal analysis of QFP components geared to the needs of the application of encapsulation design and assembly [C]// International Conference on Electronic Packaging Technology. NY, USA: IEEE, 2007: 1-5.

[5] SUWA T, HADIM H. Optimal placement of heat generating components at various levels of electronics packaging [J].

Microelectron J, 2010, 41(2/3): 129-134.

[6] CHEN Z, LUO X, LIU S. Thermal analysis of 3D packaging with a simplified thermal resistance network model and finite element simulation [C]//International Conference on Electronic Packaging Technology & High Density Packaging. NY, USA: IEEE, 2010: 737-741.

[7] WU Y, WANG H. Simulation and analysis of image sensor's TEC cooling package based on ANSYS Icepak [C]//Eighth International Symposium on Advanced Optical Manufacturing and Testing Technology. NY, USA: IEEE, 2016: 968613.

[8] EIA. Integrated circuit thermal test method environment condition - natural convection (still air): JESD 51-2 [S]. EU: JEDEC, 2008.

[9] 劉培生, 黃金鑫, 盧穎, 等. 晶圓級封裝的優(yōu)化散熱分析[J]. 電子元件與材料, 2015, 34(1): 22-25.

（編輯：陳渝生）

Modeling and analysis of thermal resistance for lead frame package

SUN Haiyan1, MIAO Xiaoyong2, ZHAO Jicong1, SUN Ling1, WANG Honghui2

(1. Jiangsu Key Laboratory of ASIC Design, Nantong University, Nantong 226019, Jiangsu Province, China; 2. Tongfu Microelectronics Co., Ltd, Nantong 226006, Jiangsu Province, China)

Aim at the general QFP48 lead frame package, the heat transfer mechanism was firstly discussed, and the theoretical computing results for the thermal resistance was provided; then, the QFP48 finite element model was established by utilizing the Ansys Icepak software. The simulated results show good consistency with the theoretical analysis on the heat transfer mechanism. Finally, methods to reduce the thermal resistance and to improve the thermal reliability were discussed. The simulation results show, by properly increasing the thermal conductivity of the molding compound, increasing the area of PCB and introducing a forced convection, that the thermal resistance of QFP48 package is reduced and the heat dissipation effect is improved.

lead frame package; thermal resistance; modeling; thermal simulation; optimization analysis; Icepak

10.14106/j.cnki.1001-2028.2017.05.009

TN306

A

1001-2028（2017）05-0044-05

2017-04-18

孫玲

江蘇省科技廳重點研發(fā)計劃項目資助(No. BE2016007-2)；江蘇省高校自然科學(xué)研究重大項目資助(No. 16KJA510006)；南通市科技應(yīng)用基礎(chǔ)研究計劃項目資助(No. GY12015004)

孫海燕（1977－），男，江蘇南通人，副研究員，博士，研究方向為集成電路封裝設(shè)計，E-mail: sun.yan@ntu.edu.cn 。

網(wǎng)絡(luò)出版時間：2017-05-11 13:25

http://kns.cnki.net/kcms/detail/51.1241.TN.20170511.1325.009.html