亞閾值狀態(tài)下MOSFET二維雙區(qū)和單區(qū)靜電勢模型的比較

張滿紅　袁至衡

摘 要： 定義一個平均誤差，該誤差可以估算求解MOSFETs二維雙區(qū)和單區(qū)靜電勢模型電勢分布所用源漏端邊界條件的偏差情況。首先根據(jù)長溝道模型近似確定襯底耗盡層厚度，通過平均誤差計算發(fā)現(xiàn)雙區(qū)模型最大源漏偏差遠(yuǎn)小于0.06 V，而單區(qū)模型相應(yīng)的源漏偏差大于0.1 V。當(dāng)器件溝道長度為亞微米級時，利用電壓摻雜轉(zhuǎn)換模型的耗盡層厚度計算方法對兩種模型做出校正，雙區(qū)電勢模型在校正后的源漏條件偏差有明顯的減小，單區(qū)模型的源漏偏差卻會增大，尤其在短溝道以及襯底高摻雜濃度時誤差較大。結(jié)果表明，雙區(qū)靜電勢模型更為精準(zhǔn)。

關(guān)鍵詞： 單區(qū)模型； 雙區(qū)模型； 特征函數(shù)； 邊界條件； 平均誤差

中圖分類號： TN917.83?34； TN4； TN32 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2017）10?0128?05

Abstract： An average error is defined to estimate the deviation of the source （S） and drain （D） boundary conditions to solve the potential distribution of the two?dimensional single?region and dual?region electrostatic models of MOSFETs. The thickness of the substrate depletion layer is determined approximately according to the long channel model. The average error is calculated to find out that the maximum S?D deviation of the dual?region model is far lower than 0.06 V， and the corresponding S?D deviation of the single?region model is higher than 0.1 V. If the channel length of the device belongs to submicron order， the depletion layer thickness calculation method of the voltage?doping transformation model is used to correct the two models. The corrected S?D condition deviation of the dual?region electrostatic potential model is decreased obviously， but the corrected S?D condition deviation of the single?region electrostatic potential model is increased， especially for the short channel and the substrate with high doping density. The results indicate that the dual?region electrostatic potential model is more accurate than the single?region electrostatic potential model.

Keywords： single?region model； dual?region model； characteristic function； boundary condition； average error

0 引 言

隨著微電子學(xué)的飛速發(fā)展，金屬?氧化物半導(dǎo)體場效應(yīng)管（MOSFET）的特征尺寸不斷減小，短溝道效應(yīng)（SCE）、漏致勢壘降低（DIBL）效應(yīng)等次級物理效應(yīng)對器件性能的影響越來越嚴(yán)重[1?2]。雖然數(shù)值二維模型充分考慮了詳細(xì)的幾何形狀以及襯底的參雜分布，并且在所有工作區(qū)域給出了準(zhǔn)確的描述，但卻非常耗時。而解析模型能夠簡化MOSFETs模型的邊界條件，給出描述亞閾值狀態(tài)下SCE和DIBL效應(yīng)對器件性能影響的解析表達(dá)式。在此方面，Liu等提出的閾值電壓模型[2]（Liu模型）就是一個廣為人知的模型，它已成功應(yīng)用在BSIM模型中。電壓摻雜轉(zhuǎn)換模型[3?4]（VDT模型）是另一個例子.該模型將源漏方向上電場的作用等效為襯底摻雜濃度的變化。這兩種模型均將二維泊松方程近似為一維問題：在Liu的模型中，利用高斯定理將柵?襯底方向的電場做了積分近似，僅求解了源漏方向的表面電勢；而在VDT模型中，對源漏方向的電場做了積分近似，將其等效為襯底摻雜濃度的變化，僅求解了柵極?襯底方向的電勢。相比于Liu的模型，VDT模型考慮到了小尺寸器件的溝道長度和漏極偏壓等因素對耗盡層厚度的影響，其計算結(jié)果也與仿真數(shù)據(jù)非常接近。

二維靜電勢模型是在兩個方向上求解泊松方程。原理上，這樣的求解方法要比Liu模型和VDT模型更為精準(zhǔn)，并且可以得到靜電勢的二維分布。為了使問題易于解決，通常二維模型將耗盡區(qū)域化為一矩形等效區(qū)域，在此區(qū)域內(nèi)利用特征函數(shù)來求解電勢分布。特征函數(shù)、等效區(qū)域以及其對應(yīng)的邊界條件會影響到所得的電勢分布的精確度。國內(nèi)外的文章中有很多二維電勢模型，本文專注于Nguyen等提出的二維單區(qū)電勢模型[5?6]（SR模型）和Xie等提出的二維雙區(qū)電勢模型[7?8]（TR模型）。在單區(qū)和雙區(qū)模型中，源漏端邊界條件用于確定靜電勢特征函數(shù)中的系數(shù)，求得的電勢準(zhǔn)確滿足在柵極、SiO2/Si交界、耗盡區(qū)和Si中性區(qū)之間的邊界條件，但是在源漏邊界只是近似關(guān)系。

因此，源漏邊界的偏差對二維靜電勢模型的精準(zhǔn)性會有一定的影響。

本文定義了一個平均誤差，該誤差方法能夠估算亞閾值狀態(tài)下用來計算二維電勢的源漏邊界條件的偏差。以此量來衡量二維雙區(qū)模型和單區(qū)模型的精確性。在其他二維模型的文獻(xiàn)中，通常只用最低階的特征函數(shù)來計算電勢分布，然而這樣的計算誤差會很大，因此采用30個特征函數(shù)項來進(jìn)行計算。同時，多數(shù)模型的襯底耗盡層厚度采用的都是長溝道模型的計算方法，這對小尺寸模型已不再準(zhǔn)確，本文采用VDT模型耗盡層的計算方法對二維雙區(qū)和單區(qū)模型的耗盡層厚度做了校正，以此來提高模型的精準(zhǔn)性。

1 二維雙區(qū)和單區(qū)模型

下面以N型MOSFET為例討論亞閾值區(qū)電勢的模型，在此指出兩種情況：

（1） 襯底耗盡層厚度（Wdep）遠(yuǎn)大于源漏結(jié)深（Xj）；

（2） 襯底耗盡層厚度（Wdep）小于源漏結(jié)深（Xj）。

結(jié)深與MOSFET矩形等效區(qū)域如圖1所示。

假設(shè)源漏端的襯底為高濃度摻雜，且源漏結(jié)的邊界為源漏方向的垂線。圖1給出了模型的直角坐標(biāo)系，矩形等效區(qū)域包含了SiO2層的AFHG區(qū)域和Si襯底的ABCDEF區(qū)域。L和tox分別為溝道長度和柵氧化層厚度。在情況（1）下，BC和DE段非常短以致于可以忽略，因此BCDE邊界的電勢可視為零。相反的，情況（2）的CD段是非常短的，電勢為零的條件只在此段準(zhǔn)確，并不適用于整個BCDE段。不過，多數(shù)文獻(xiàn)都將BCDE段的邊界電勢默認(rèn)為零，如文獻(xiàn)[2，5?9]等。另外，情況（2）在x方向上的源漏邊界條件為常數(shù)電勢，情況（1）卻不是。以Liu模型和VDT模型的推導(dǎo)方程來看，Liu模型是假設(shè)源漏邊界條件為常數(shù)的，與情況（2）相同，而VDT模型假定源漏端為淺結(jié)，同情況（1）。

由于器件尺寸較小，源漏端PN結(jié)會很薄。本文只對情況（1）做研究討論，因此矩形區(qū)域的下邊界條件可近似為零。

1.1 二維雙區(qū)電勢模型

為了簡化問題，假定硅襯底為濃度Na的均勻摻雜。將AFGH區(qū)域的電勢分布設(shè)為ψ1（x，y），ABEF區(qū)域的電勢分布設(shè)為ψ2（x，y）。它們滿足下列方程，其中q為電子電荷：

2 模型比較

2.1 源漏邊界偏差分析

大多數(shù)描述二維雙區(qū)和單區(qū)電勢模型的文章中，在計算電勢分布時均只用了一個特征長度值，發(fā)現(xiàn)這樣的計算結(jié)果會有很大誤差。為了驗證特征長度項數(shù)對電勢分布計算的影響，本文定義了以下的參量：

模型參數(shù)為：L=250 nm，tox=7.5 nm，Xj=30 nm，VDS=0.1 V，VSB=0 V。為了使模型在任何摻雜濃度下都為圖1（a）形式，將結(jié)深設(shè)置為30 nm以滿足要求。在未校正情況下，單區(qū)模型的源漏誤差大于0.13 V，而雙區(qū)模型的源漏誤差小于0.06 V。對于高摻雜濃度，Wdep0很小，Wdep會更小。所以此時會出現(xiàn)圖1（b）的情況，導(dǎo)致源漏平均誤差會很高。

經(jīng)過VDT校正后，雙區(qū)模型在任何摻雜濃度下的源漏誤差都減小了，而單區(qū)模型的誤差相對于校正前只在低摻雜濃度時有所減少，在高摻雜情況下卻增加了。

圖5為VDT校正前后單區(qū)和雙區(qū)電勢模型的平均誤差隨VDS的變化曲線。模型參數(shù)為：L=90 nm，Na=6×1017 cm-3，tox=3.5 nm，Xj=30 nm和VSB=0 V。襯底是高摻雜，并且柵長很小。從圖5中可以看出，VDT校正是很有必要的，而且對單區(qū)模型和雙區(qū)模型有不同的影響，VDT校正使雙區(qū)模型的源漏偏差減小，卻使得單區(qū)模型的誤差增大。

綜上得到的結(jié)果，可以確定在同樣條件下雙區(qū)模型要比單區(qū)模型精準(zhǔn)。不過，雙區(qū)電勢模型的精準(zhǔn)度仍取決于式（5）和式（6）的源漏邊界條件。

2.2 SCE與DIBL效應(yīng)下閾值電壓的計算

定義閾值電壓Vth是Si表面勢最小值[ψsψsmin]等于[2φf=2kTqlnNani]時所對應(yīng)的柵電壓VGS。計算了隨Vds變化的閾值電壓，所用參數(shù)為：L=90 nm，Na=6×1017 cm-3，tox=3.5 nm，Xj=30 nm，VSB=0 V。

從圖6（a）可以看到，若不經(jīng)過VDT校正，雙區(qū)和單區(qū)模型閾值電壓隨VDS的變化曲線基本相同。當(dāng)兩模型校正后，其Vth?VDS變化曲線與VDT模型相比要稍陡一些。另外，校正后的雙區(qū)模型在不同漏極偏壓下的閾值電壓會比其他兩模型要小一些。

三個模型的閾值電壓隨溝道長度L的曲線如圖6（b）所示，雙區(qū)模型與單區(qū)模型的閾值電壓隨L減小的下降速率要比VDT模型的快。因為實際器件的摻雜和邊界條件非常復(fù)雜，上述的變化趨勢可能會與實際的器件有所不同。不過，本文的結(jié)果有助于理解不同的MOSFET電勢模型。

3 結(jié) 論

本文定義了一個平均誤差，它可以估測亞閾值狀態(tài)下二維雙區(qū)和單區(qū)靜電勢模型源漏邊界條件的偏差程度。這兩種模型均是在矩形等效區(qū)域內(nèi)利用二維泊松方程以及特征函數(shù)求解溝道內(nèi)的電勢分布。指出了此種方法只是在Xj[?]Wdep的情況下適用。另外，采用文獻(xiàn)中長溝道器件的耗盡層厚度模型，雙區(qū)模型的最大源漏偏差低于0.06 V，而單區(qū)模型的源漏偏差卻高于0.1 V。當(dāng)溝道長度減小且摻雜濃度提高時，耗盡層厚度會比長溝道下要小，因此利用VDT模型的耗盡層求解方法對上述兩模型的耗盡層厚度模型做出校正。經(jīng)過校正后，不同條件下雙區(qū)模型的源漏偏都會明顯減小，而單區(qū)模型的誤差卻會增大。結(jié)果表明，二維雙區(qū)靜電勢模型更加精準(zhǔn)。

參考文獻(xiàn)

[1] HIBLOT G， DUTTA T， RAFHAY Q， et al. Accurate boundary condition for short?channel effect compact modeling in MOS devices [J]. IEEE transactions on electron devices， 2015， 62（1）： 28?35.

[2] LIU Z H， HU C， HUANG J H， et al. Threshold voltage model for deep?submicrometer MOSFETs [J]. IEEE transactions on electron device， 1993， 40（1）： 86?94.

[3] SKOTNICTI T， MERCKEL G， PEDRON T. The voltage?doping transformation： a new approach to the modeling of MOSFET short?channel effects [J]. IEEE electron device letters， 1988， 9（3）： 109?112.

[4] POUYDEBASQUE A， CHARBUILLET C， SKOTNICKIT， et al. Refinement of the subthreshold slope modeling for advanced bulk CMOS devices [J]. IEEE transactions on electron devices， 2007， 54（10）： 2723?2729.

[5] NGUYEN T N. Small?geometry MOS transistors： physics and modeling of surface?and buried?channel MOSFETs [M]. Stanford： Stanford University， 1984.

[6] NGUYEN T N， PLUMMER J D. Physical mechanisms responsible for short channel effects in MOS devices [C]// Proceedings of 1981 International Electron Devices Meeting. [S.l.]： IEEE， 1981： 596?599.

[7] XIE Q， XU J， REN T， et al. A 2D analytical model for SCEs in MOSFETs with high?k gate dielectric [J]. Semiconductor science & technology， 2010， 25（3）： 1?7.

[8] XIE Q， XU J， YUAN T. Review and critique of analytic models of MOSFET short?channel effects in subthreshold [J]. IEEE transactions on electron devices， 2012， 59（6）： 1569?1579.

[9] 孟堅，柯導(dǎo)明，韓名君.亞90 nm溝道MOSFET亞閾值狀態(tài)下二維電勢和閾值電壓的半解析模型[J].中國科學(xué)：信息科學(xué)，2013，43（11）：1496?1510.

[10] MURALI R， AUSTIN B L， MEINDL J D， et al. Short?channel modeling of bulk accumulation MOSFETs [J]. IEEE transactions on electron devices， 2004， 51（6）： 940?947.