便攜式邏輯分析儀硬件平臺(tái)設(shè)計(jì)*

劉俊杰，師劍軍，周瑞釗，張大江（空軍工程大學(xué)防空反導(dǎo)學(xué)院，西安 710051）

便攜式邏輯分析儀硬件平臺(tái)設(shè)計(jì)*

劉俊杰，師劍軍，周瑞釗，張大江
（空軍工程大學(xué)防空反導(dǎo)學(xué)院，西安 710051）

針對(duì)現(xiàn)有邏輯分析儀制造成本高、不便攜帶以及應(yīng)用場(chǎng)合受限的問(wèn)題，設(shè)計(jì)了一種基于FPGA+STM32的便攜式邏輯分析平臺(tái)。該平臺(tái)硬件成本低、易攜帶等指標(biāo)滿足大多數(shù)測(cè)試要求。其設(shè)計(jì)核心主要包括主控芯片、被測(cè)信號(hào)采樣、觸發(fā)控制、數(shù)據(jù)鎖存、高速存儲(chǔ)、串口通信、TFT液晶顯示等電路，其功能實(shí)現(xiàn)主要依靠FPGA的硬件設(shè)計(jì)和STM32的軟件控制。該平臺(tái)最大可實(shí)現(xiàn)32通道、存儲(chǔ)深度64 K、分析速率400 MSa/s的測(cè)試要求。通過(guò)該平臺(tái)可以實(shí)現(xiàn)被測(cè)信號(hào)的采集、緩存、分析、顯示等功能。

邏輯分析，F(xiàn)PGA，STM32，乒乓緩存

0 引言

隨著科學(xué)技術(shù)的迅速發(fā)展，計(jì)算機(jī)技術(shù)、電子通信技術(shù)、微電子等技術(shù)也得到了快速發(fā)展，數(shù)字化已經(jīng)成為電子領(lǐng)域的主流趨勢(shì)，數(shù)字系統(tǒng)規(guī)模和性能大幅提高，電路系統(tǒng)越來(lái)越復(fù)雜，數(shù)字系統(tǒng)的設(shè)計(jì)、開(kāi)發(fā)、故障檢測(cè)也越來(lái)越復(fù)雜。

邏輯分析儀在數(shù)字電路板的設(shè)計(jì)和維護(hù)中應(yīng)用的很廣泛［1-2］。但是目前邏輯分析儀體積大、攜帶不方便、測(cè)試接口不標(biāo)準(zhǔn)的缺點(diǎn)使得在實(shí)際工程項(xiàng)目中運(yùn)用不便，影響了產(chǎn)品的開(kāi)發(fā)效率。

本文設(shè)計(jì)了一種基于FPGA+STM32的便攜式邏輯分析儀硬件平臺(tái)，滿足低成本、便攜式、測(cè)試接口標(biāo)準(zhǔn)的要求。通過(guò)該平臺(tái)可以實(shí)現(xiàn)待測(cè)信號(hào)的不失真采樣、高速緩存、分析顯示。

1 系統(tǒng)總體設(shè)計(jì)

1.1 系統(tǒng)結(jié)構(gòu)圖

便攜式邏輯分析儀平臺(tái)主要包括數(shù)據(jù)采樣與存儲(chǔ)、系統(tǒng)控制、PC顯示與分析等幾部分。邏輯分析儀對(duì)系統(tǒng)主芯片的性能有很高的要求，對(duì)指標(biāo)內(nèi)的測(cè)試信號(hào)有足夠的精度和分辨率，以及對(duì)采樣的信號(hào)要具有高速存儲(chǔ)的性能。傳統(tǒng)的設(shè)計(jì)思路是加大對(duì)硬件能力的追求，結(jié)果會(huì)造成系統(tǒng)的復(fù)雜與龐大，不能夠做到便攜；或者是降低對(duì)性能指標(biāo)的追求，兩種思路都不能達(dá)到滿意的設(shè)計(jì)結(jié)果。因此，本文將信號(hào)的采樣和存儲(chǔ)進(jìn)行算法的優(yōu)化，時(shí)鐘控制模塊、毛刺檢測(cè)模塊、觸發(fā)識(shí)別模塊、乒乓操作無(wú)縫緩沖控制模塊、SRAM存儲(chǔ)模塊、RS232通信控制模塊等全部由FPGA硬件邏輯實(shí)現(xiàn)［3-4］。從而提高系統(tǒng)的整體性能，便攜式邏輯分析平臺(tái)的設(shè)計(jì)框圖如圖1所示。

圖1 便攜式邏輯分析儀系統(tǒng)框圖

1.2 系統(tǒng)工作流程

邏輯分析平臺(tái)工作后，在外部時(shí)鐘的觸發(fā)下，經(jīng)過(guò)D/A轉(zhuǎn)換后的多通道輸入信號(hào)鎖存至采樣模塊，存儲(chǔ)控制模塊在系統(tǒng)時(shí)鐘的倍頻后將信號(hào)送至數(shù)據(jù)存儲(chǔ)器，STM32通過(guò)UART串口將存儲(chǔ)至SD卡中的數(shù)據(jù)進(jìn)行讀取，此時(shí)，既可以通過(guò)以太網(wǎng)將數(shù)據(jù)傳送至上位機(jī)進(jìn)行分析，也可以直接在下位機(jī)的STM32上進(jìn)行分析，將分析的結(jié)果通過(guò)TFT液晶顯示屏顯示出來(lái)。

2 FPGA硬件模塊設(shè)計(jì)

這部分功能主要實(shí)現(xiàn)在STM32控制下對(duì)信號(hào)的采集、存儲(chǔ)、通信以及數(shù)據(jù)傳輸。通過(guò)STM32設(shè)置工作模式以及參數(shù)，以串口方式將不同的指令傳輸給FPGA，F(xiàn)PGA在指令識(shí)別電路進(jìn)行解析以后將指令傳送給各個(gè)功能模塊電路的指令寄存器，從而控制各個(gè)模塊完成相應(yīng)的功能［5-6］。在數(shù)據(jù)采集以后FPGA根據(jù)指令將數(shù)據(jù)存入相應(yīng)的SRAM中，然后在STM32控制下將數(shù)據(jù)傳輸給STM32的TF卡存儲(chǔ)或者直接由STM32將數(shù)據(jù)傳輸給上位機(jī)，供其分析。這部分主要的電路模塊包括時(shí)鐘控制模塊、毛刺檢測(cè)模塊、觸發(fā)識(shí)別模塊、乒乓操作無(wú)縫緩沖控制模塊、SRAM存儲(chǔ)模塊、RS232通信控制模塊。

2.1 時(shí)鐘控制電路

邏輯分析儀分為狀態(tài)分析和定時(shí)分析兩種工作模式，在不同的模式下分別使用不同的時(shí)鐘作為采樣時(shí)鐘。在定時(shí)分析時(shí)，系統(tǒng)采用內(nèi)時(shí)鐘，與被測(cè)系統(tǒng)異步工作，而在狀態(tài)分析時(shí)采用外部時(shí)鐘，與被測(cè)系統(tǒng)同步工作。在定時(shí)分析時(shí)，因?yàn)橄到y(tǒng)存儲(chǔ)空間限制，應(yīng)根據(jù)需要采用不同的采樣頻率，例如當(dāng)外部數(shù)字信號(hào)頻率高時(shí)，就要適當(dāng)提高采樣率。FPGA的外部時(shí)鐘源采用50 MHz的晶振作為全局時(shí)鐘源輸入時(shí)鐘，然后經(jīng)過(guò)時(shí)鐘控制電路進(jìn)行倍頻和分頻和時(shí)鐘選擇。在FPGA內(nèi)部，使用PLL數(shù)字鎖相環(huán)來(lái)管理時(shí)鐘，通過(guò)PLL倍頻得到穩(wěn)定的頻率可控和相位可控的時(shí)鐘。在系統(tǒng)中，使用PLL將50MHz的時(shí)鐘倍頻到100 MHz和200 MHz，然后在根據(jù)需要由可編程分頻器進(jìn)行分頻，以得到不同的時(shí)鐘，在工作時(shí)通過(guò)多路數(shù)據(jù)選擇器選擇相應(yīng)的時(shí)鐘。時(shí)鐘控制模塊框圖如圖2所示。

圖2 時(shí)鐘控制模塊框圖

2.2 毛刺檢測(cè)電路

毛刺是數(shù)字電路中經(jīng)常出現(xiàn)的現(xiàn)象，在數(shù)字電路中存在的競(jìng)爭(zhēng)冒險(xiǎn)、高頻信號(hào)干擾、電源耦合等，都有可能造成電路中信號(hào)出現(xiàn)毛刺，這種現(xiàn)象會(huì)對(duì)電路造成影響甚至導(dǎo)致系統(tǒng)癱瘓，因此，對(duì)數(shù)字系統(tǒng)中毛刺的檢測(cè)變得很有意義，毛刺的檢測(cè)是在邏輯定時(shí)分析模式下進(jìn)行檢測(cè)的。

由于邏輯分析儀器件的性能指標(biāo)限制，通過(guò)提高采樣率來(lái)檢測(cè)毛刺是很困難的，因此，需要設(shè)計(jì)一個(gè)電路來(lái)實(shí)現(xiàn)毛刺的檢測(cè)和鎖存。在輸入通道采樣電路上額外添加一個(gè)毛刺檢測(cè)鎖存電路，這樣就可以根據(jù)要求實(shí)現(xiàn)毛刺的鎖存存儲(chǔ)。

2.3 觸發(fā)識(shí)別電路

在數(shù)字系統(tǒng)中，待測(cè)通道在運(yùn)行時(shí)數(shù)據(jù)流是非常大的，而邏輯分析儀在測(cè)量時(shí)沒(méi)有必要取得全部的數(shù)據(jù)進(jìn)行分析，同時(shí)由于受限于自身的存儲(chǔ)器容量，對(duì)所有數(shù)據(jù)進(jìn)行采集存儲(chǔ)也不現(xiàn)實(shí)。因此，在采樣時(shí)要選取一段有效的數(shù)據(jù)進(jìn)行存儲(chǔ)，這就需要對(duì)采樣數(shù)據(jù)進(jìn)行判斷識(shí)別，符合設(shè)置條件才進(jìn)行觸發(fā)，有選擇地將相應(yīng)數(shù)據(jù)段存儲(chǔ)到存儲(chǔ)器中。

邏輯分析儀的觸發(fā)識(shí)別電路是與存儲(chǔ)電路模塊同時(shí)工作的，在邏輯分析儀開(kāi)始采樣后，數(shù)據(jù)源源不斷地采集存儲(chǔ)，在存儲(chǔ)器SRAM中數(shù)據(jù)不斷更新。邏輯分析儀為了有效地對(duì)數(shù)據(jù)段進(jìn)行分析，在電路中設(shè)定了特定的觸發(fā)條件，當(dāng)采樣數(shù)據(jù)流中的特定點(diǎn)滿足觸發(fā)條件，觸發(fā)識(shí)別電路就會(huì)檢測(cè)到這一事件，進(jìn)而產(chǎn)生觸發(fā)，根據(jù)不同的觸發(fā)條件用不同的方式選擇有效數(shù)據(jù)流進(jìn)行存儲(chǔ)。觸發(fā)電路包括觸發(fā)識(shí)別和觸發(fā)控制部分，這部分電路也是系統(tǒng)最復(fù)雜的一部分，在邏輯分析儀工作時(shí)，會(huì)首先設(shè)定分析儀工作模式，選擇其中的一種觸發(fā)方式來(lái)獲取有效的數(shù)據(jù)流。

2.3.1 觸發(fā)控制

觸發(fā)控制電路用于對(duì)輸入數(shù)據(jù)流的搜索以及對(duì)觸發(fā)字的識(shí)別［7］，在邏輯分析儀開(kāi)啟后，首先通過(guò)控制面板對(duì)邏輯分析儀工作模式和參數(shù)進(jìn)行設(shè)置，然后將命令傳給FPGA，F(xiàn)PGA根據(jù)設(shè)置模式在一定延時(shí)后開(kāi)放觸發(fā)，搜索和識(shí)別觸發(fā)字。觸發(fā)控制流程如圖3所示。

圖3 觸發(fā)控制流程圖

圖中，當(dāng)STM32發(fā)送指令給FPGA以后，F(xiàn)PGA首先檢查指令參數(shù)，設(shè)置完畢后先延遲一段時(shí)間再開(kāi)始工作以保證系統(tǒng)工作穩(wěn)定，直至搜索到匹配的觸發(fā)字產(chǎn)生觸發(fā)信號(hào)。

2.3.2 觸發(fā)識(shí)別

觸發(fā)識(shí)別電路部分是由多個(gè)不同的識(shí)別模塊組成的，當(dāng)采樣數(shù)據(jù)分別送入觸發(fā)識(shí)別電路中不同的模塊后，各模塊分別進(jìn)行識(shí)別，滿足觸發(fā)條件的模塊進(jìn)行觸發(fā)，輸出相應(yīng)的觸發(fā)標(biāo)志，控制電路根據(jù)觸發(fā)標(biāo)志進(jìn)行選擇采樣存儲(chǔ)，其原理如圖4所示。

2.4 數(shù)據(jù)存儲(chǔ)控制電路

數(shù)據(jù)存儲(chǔ)控制電路是邏輯分析儀中最重要的電路之一，存儲(chǔ)電路主要完成對(duì)采樣數(shù)據(jù)的讀寫(xiě)，而數(shù)據(jù)的存儲(chǔ)控制模塊就是控制采樣得到的數(shù)據(jù)進(jìn)行降速存儲(chǔ)或者直接將數(shù)據(jù)存入SRAM中。由于邏輯分析儀在設(shè)計(jì)時(shí)最高采樣率達(dá)到400 MSa/s，而SRAM為了減少讀寫(xiě)錯(cuò)誤最高采用100 MHz的讀寫(xiě)速度，因此，在超出100 MSa/s的采樣率時(shí)要采用一種乒乓操作的處理流程將數(shù)據(jù)進(jìn)行無(wú)縫緩沖存儲(chǔ)［8-9］，當(dāng)采樣率不超過(guò)100 MSa/s時(shí)，將數(shù)據(jù)直接存儲(chǔ)在SRAM中。在數(shù)據(jù)開(kāi)始采樣后，首先判斷是否有觸發(fā)標(biāo)志產(chǎn)生，當(dāng)發(fā)生觸發(fā)時(shí)，數(shù)據(jù)存儲(chǔ)控制電路根據(jù)預(yù)先設(shè)置的參數(shù)對(duì)整個(gè)系統(tǒng)進(jìn)行控制采樣存儲(chǔ)，以保證對(duì)有效數(shù)據(jù)的無(wú)縫存儲(chǔ)。電路主要包括兩部分電路，乒乓結(jié)構(gòu)緩沖存儲(chǔ)電路和控制存儲(chǔ)電路。

圖4 觸發(fā)識(shí)別原理框圖

2.4.1 乒乓結(jié)構(gòu)緩沖存儲(chǔ)電路

由于在最高400 MSa/s的采樣率SRAM無(wú)法及時(shí)進(jìn)行讀寫(xiě)，因此，需要通過(guò)乒乓操作來(lái)實(shí)現(xiàn)低速模塊處理高速數(shù)據(jù)［10］，為此需要數(shù)據(jù)采樣電路和SRAM存儲(chǔ)控制電路之間設(shè)計(jì)乒乓操作模塊，其模塊電路原理如圖5所示。

圖5 乒乓操作模塊框圖

圖中數(shù)據(jù)的處理流程是首先通過(guò)輸入數(shù)據(jù)選擇單元根據(jù)時(shí)鐘依次將數(shù)據(jù)存儲(chǔ)到兩個(gè)數(shù)據(jù)緩沖模塊中。在第1個(gè)緩沖周期，將采樣數(shù)據(jù)存入數(shù)據(jù)緩沖模塊1，在第2個(gè)緩沖周期將數(shù)據(jù)存入第2個(gè)數(shù)據(jù)緩沖模塊，同時(shí)數(shù)據(jù)輸出選擇單元將數(shù)據(jù)緩沖模塊1中的數(shù)據(jù)送入數(shù)據(jù)流處理模塊，當(dāng)?shù)?個(gè)緩沖周期到來(lái)時(shí)輸入數(shù)據(jù)選擇單元再次切換到數(shù)據(jù)緩沖模塊1，同時(shí)輸出數(shù)據(jù)流選擇單元將數(shù)據(jù)緩沖模塊2中的采樣數(shù)據(jù)傳輸給數(shù)據(jù)流處理模塊，依次循環(huán)，實(shí)現(xiàn)對(duì)數(shù)據(jù)的無(wú)縫緩沖存儲(chǔ)處理。

2.4.2 SRAM存儲(chǔ)控制電路

在有效觸發(fā)標(biāo)志產(chǎn)生后邏輯分析儀開(kāi)始對(duì)采樣數(shù)據(jù)存儲(chǔ)，外部存儲(chǔ)器由8片SRAM構(gòu)成，每片位寬16位，深度為64 K，這部分電路是整個(gè)系統(tǒng)的核心，主要由SRAM讀寫(xiě)控制部分和地址控制電路組成。

在完整的SRAM控制電路中還包括地址控制電路［11-12］。地址控制電路主要由計(jì)數(shù)器、觸發(fā)地址鎖存、計(jì)數(shù)器初值鎖存等組成，實(shí)現(xiàn)在采樣數(shù)據(jù)讀寫(xiě)時(shí)對(duì)數(shù)據(jù)存儲(chǔ)地址的控制。當(dāng)采樣觸發(fā)時(shí)，通過(guò)地址計(jì)數(shù)器對(duì)SRAM的寫(xiě)地址鎖存，這樣既可以產(chǎn)生讀地址，又可以產(chǎn)生寫(xiě)地址。

3 STM32控制軟件設(shè)計(jì)

邏輯分析儀的采樣存儲(chǔ)電路主要由FPGA和其外圍電路實(shí)現(xiàn)，而整個(gè)硬件系統(tǒng)還需要有控制部分，這部分在此采用STM32控制器作為控制核心，輔以外圍電路，構(gòu)成完整的控制系統(tǒng)［13-15］。在控制部分，主要包括控制界面的設(shè)計(jì)、通信的設(shè)計(jì)、數(shù)據(jù)存儲(chǔ)設(shè)計(jì)，這里將重點(diǎn)對(duì)SD卡、USART協(xié)議、網(wǎng)絡(luò)通信進(jìn)行介紹。

3.1 SD卡讀寫(xiě)驅(qū)動(dòng)設(shè)計(jì)

在邏輯分析儀設(shè)計(jì)時(shí)，考慮到便于攜帶的特點(diǎn)，因此，在硬件設(shè)計(jì)時(shí)必須考慮在多次采樣后數(shù)據(jù)的存儲(chǔ)問(wèn)題，這就需要在每次采樣后，及時(shí)將數(shù)據(jù)從SRAM中讀出分析或者先存儲(chǔ)到一個(gè)大的存儲(chǔ)器中，待后續(xù)觀察分析。因此，我們采用了SD卡來(lái)實(shí)現(xiàn)對(duì)每次采樣數(shù)據(jù)的暫時(shí)存儲(chǔ)，當(dāng)所有數(shù)據(jù)采樣完畢后，再將數(shù)據(jù)傳給上位機(jī)。

實(shí)現(xiàn)SD卡的讀寫(xiě)時(shí)，必須考慮SD卡的接口、協(xié)議、讀寫(xiě)速度等。在系統(tǒng)中使用SDIO接口協(xié)議，在使用SD卡時(shí)首先對(duì)接口進(jìn)行初始化，包括對(duì)卡進(jìn)行識(shí)別分類(lèi)，進(jìn)而發(fā)送命令，最后進(jìn)行數(shù)據(jù)讀寫(xiě)。使用SD卡進(jìn)行讀寫(xiě)時(shí)，首先對(duì)SD卡初始化，上電識(shí)別，然后再進(jìn)行讀寫(xiě)調(diào)用。其流程圖如圖6所示。軟件設(shè)計(jì)時(shí)，SD卡的讀寫(xiě)采用了中斷方式，數(shù)據(jù)完成傳輸后會(huì)進(jìn)入中斷。

3.2 FPGA和STM32的USART串口通信

在硬件平臺(tái)中，采樣前需要對(duì)邏輯分析儀的采樣模式進(jìn)行設(shè)置，這時(shí)就要通過(guò)STM32控制器對(duì)FPGA發(fā)送命令和數(shù)據(jù)，對(duì)邏輯分析儀的各項(xiàng)參數(shù)進(jìn)行設(shè)計(jì)，通常，系統(tǒng)采用比較常用的USART串行通信協(xié)議。

在串口通信過(guò)程中，根據(jù)需要，設(shè)計(jì)波特率可調(diào)，這樣就可以根據(jù)需要靈活地通信和傳輸數(shù)據(jù)。在軟件實(shí)現(xiàn)時(shí)串口外設(shè)組由3部分組成，包括波特率控制、收發(fā)控制以及數(shù)據(jù)轉(zhuǎn)移。

3.3 STM32液晶屏控制界面設(shè)計(jì)

邏輯分析儀的控制模式和參數(shù)設(shè)置部分采用液晶屏來(lái)顯示，在下位機(jī)硬件中由STM32控制。由于STM32沒(méi)有集成液晶屏控制接口，因此，在系統(tǒng)中STM32通過(guò)驅(qū)動(dòng)芯片來(lái)控制液晶屏。液晶屏是與用戶進(jìn)行交互的界面，在邏輯分析儀中作為顯示面板完成工作模式設(shè)置、采樣頻率設(shè)置、采樣時(shí)間設(shè)定、采樣通道設(shè)置、命令發(fā)送/采樣狀態(tài)顯示、數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)傳送這7個(gè)狀態(tài)的顯示。

圖6 SD卡驅(qū)動(dòng)流程圖

4 平臺(tái)實(shí)現(xiàn)驗(yàn)證

4.1 硬件系統(tǒng)控制及采樣測(cè)試

電路測(cè)試完畢以后，要對(duì)系統(tǒng)功能進(jìn)行調(diào)試，包括STM32控制系統(tǒng)調(diào)試和采樣測(cè)試。通過(guò)顯示面板部分設(shè)置工作模式和參數(shù)，然后將命令傳輸給FPGA，F(xiàn)PGA進(jìn)行采樣并反饋采樣狀態(tài)，最后將數(shù)據(jù)從SRAM存入SD卡。下頁(yè)圖7是顯示面板的調(diào)試狀態(tài)。

4.2 采樣數(shù)據(jù)測(cè)試結(jié)果

邏輯分析儀采樣完畢以后，通過(guò)網(wǎng)絡(luò)將數(shù)據(jù)傳給上位機(jī)軟件，首先通過(guò)上位機(jī)軟件調(diào)出數(shù)據(jù)文件，然后選定文件進(jìn)行數(shù)據(jù)波形顯示。為了測(cè)試數(shù)字電路，選用DE1-SOC開(kāi)發(fā)板作為信號(hào)發(fā)生平臺(tái)，其中通道1到通道4周期分別為80 ns、160 ns、320 ns和640 ns，通道5到通道8分別是通道1到通道4的反向信號(hào)，第9、第10通道分別為持續(xù)高電平和持續(xù)低電平，第11通道周期為640 ns，占空比為1∶3，第12到16通道每一通道比上一通道延時(shí)80 ns。信號(hào)發(fā)生平臺(tái)共16個(gè)通道，由25 MHz時(shí)鐘分頻得到，最高頻率12.5 MHz，為保證采樣數(shù)據(jù)準(zhǔn)確性，邏輯分析儀采用50 MSa/s的采樣率來(lái)采樣，上升沿觸發(fā)，選定這16個(gè)通道進(jìn)行測(cè)試，測(cè)試結(jié)果的波形圖如圖8所示。

圖7 顯示面板調(diào)試狀態(tài)

圖8 測(cè)試波形圖

軟件在分析文件數(shù)據(jù)時(shí)會(huì)根據(jù)上位機(jī)和硬件平臺(tái)的協(xié)議，將采樣數(shù)據(jù)的工作模式、參數(shù)提取出來(lái)，然后將數(shù)據(jù)進(jìn)行分析并顯示。

圖8中，硬件平臺(tái)的采樣模式為定時(shí)分析模式，以50 MSa/s的采樣率同時(shí)進(jìn)行16個(gè)通道的采樣，觸發(fā)方式為上升沿觸發(fā)，采樣時(shí)間為1 024 us，采樣完畢后通過(guò)網(wǎng)絡(luò)將數(shù)據(jù)傳給上位機(jī)軟件，軟件首先在菜單欄的存儲(chǔ)管理中選定文件，然后選擇波形顯示，就可以把數(shù)據(jù)文件調(diào)出進(jìn)行波形顯示。圖中菜單欄下面是對(duì)硬件設(shè)置參數(shù)的顯示，波形顯示區(qū)最上面為時(shí)鐘通道，頻率為50 MSa/s，中間是16個(gè)通道的波形，最下面是時(shí)間軸，波形顯示結(jié)果與理論相符合，系統(tǒng)運(yùn)行完好。

5 結(jié)論

對(duì)測(cè)試信號(hào)進(jìn)行分析時(shí)，測(cè)試通道多、觸發(fā)方式多樣、高速緩存難是設(shè)計(jì)邏輯分析平臺(tái)的難點(diǎn)，相比于傳統(tǒng)的邏輯分析平臺(tái)，便攜式邏輯分析平臺(tái)在性能指標(biāo)上不占優(yōu)勢(shì)，因此，需要在硬件電路上對(duì)其進(jìn)行算法優(yōu)化，提高測(cè)試信號(hào)的采樣率和數(shù)據(jù)的存儲(chǔ)速度。本文提出的FPGA+STM32邏輯分析平臺(tái)解決了上述難點(diǎn)，測(cè)試結(jié)果表明，該邏輯分析平臺(tái)操作方便，便于攜帶，指標(biāo)合格。

［1］李洪烈，李洪河，王好同.自動(dòng)測(cè)試技術(shù)現(xiàn)狀和發(fā)展［J］.海軍航空工程學(xué)院學(xué)報(bào)，2002，19（2）:231-234.

［2］李劍.一種基于FPGA的便攜式邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)［D］.昆明:云南大學(xué)，2013.

［3］劉杰.4 GS/s定時(shí)分析與高速觸發(fā)技術(shù)研究［D］.成都:電子科技大學(xué)，2013.

［4］王慶春，何曉燕.基于FPGA的便攜式邏輯分析儀設(shè)計(jì)［J］.電子測(cè)量技術(shù)，2012，36（10）:80-83.

［5］魏瑞芳.基于FPGA的虛擬邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)［D］.濟(jì)南:山東大學(xué)，2012.

［6］KAUTZ W H.Fault testing and diagnosis in combinational circuit［J］.IEEE Trans，Electonic Computers，2007（4），C-17:352-366.

［7］張曉雄.基于NiOS-II的嵌入式邏輯分析儀硬件系統(tǒng)設(shè)計(jì)［D］.西安:西安電子科技大學(xué)，2007.

［8］王進(jìn)，樓向雄，鄧先燦.一種基于FPGA的虛擬邏輯分析儀硬件部分的實(shí)現(xiàn)［J］.電子技術(shù)，2002，（8）:51-55.

［9］婁志成，張禮勇，林海軍.基于虛擬儀器技術(shù)的邏輯分析儀的研制［J］.哈爾濱理工大學(xué)學(xué)報(bào)，2010，15（4）:10-18.

［10］師奕兵，王厚軍.高速邏輯分析儀產(chǎn)品化設(shè)計(jì)的關(guān)鍵技術(shù)研究［J］.儀器儀表學(xué)報(bào)，2002，23（5）:38-40.

［11］王俊波.虛擬邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)［D］.武漢:武漢理工大學(xué)，2012.

［12］夏新恩，洪遠(yuǎn)泉，基于單片機(jī)和EDA技術(shù)的邏輯分析儀設(shè)計(jì)［J］.計(jì)算機(jī)工程，2004，31（16）207-221.

［13］韓熙利，楊萬(wàn)余.數(shù)據(jù)綜合儀碼型發(fā)生模塊設(shè)計(jì)［J］儀器儀表學(xué)報(bào)，2013，34（12）:72-77.

［14］許海清，田書(shū)林，戴志堅(jiān).基于USB總線的邏輯分析設(shè)計(jì)［J］.儀器儀表學(xué)報(bào)，2005，26（8）:310-311.

［15］辛君君，黃松嶺，劉立力，等.基于FPGA的超多通道高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)［J］.電測(cè)與儀表，2008，10: 33-36，66.

Design of Hardware Platform of Portable Logic Analyzer

LIU Jun-jie，SHI Jian-jun，ZHOU Rui-zhao，ZHANG Da-jiang
（School of Air and Missile Defense，Air Force Engineering University，Xi’an 710051，China）

Aiming at the problem of high cost，absence of portability and limited apply situation of logic analyzer，a portable logic analysis platform based on the FPGA and STM32 is designed.The platform satisfies great amount of test request by the index of cost low and portability，and its design core includes main chip，sample of the tested signal，trigger control，data latch，high-rate save，seriesport communication and TFT display，and the realization of its function mainly relies on hardware design of FPGA and software control of STM32.The platform can mostly realize the 32 channels，the storage-depth of 64k and the analyzed rate of 400 MSa/s.The platform can realize the collection，cache，analysis and display of the tested signal.

logic analysis，F(xiàn)PGA，STM32，ping-pang cache

TP302

A

1002-0640（2017）03-0132-05

2016-02-15

2016-03-21

陜西省自然科學(xué)基金資助項(xiàng)目（2014JM8344）

劉俊杰（1991- ），男，湖南婁底人，研究生。研究方向：集成電路在武器系統(tǒng)中的應(yīng)用。