小衛(wèi)星數(shù)傳基帶數(shù)據(jù)處理通用集成平臺(tái)設(shè)計(jì)

張敬一 歐民 毛志毅 劉志佳

(1 航天東方紅衛(wèi)星有限公司，北京 100094) (2 中國(guó)空間技術(shù)研究院西安分院，西安 710100)

?

小衛(wèi)星數(shù)傳基帶數(shù)據(jù)處理通用集成平臺(tái)設(shè)計(jì)

張敬一1歐民2毛志毅1劉志佳1

(1 航天東方紅衛(wèi)星有限公司，北京 100094) (2 中國(guó)空間技術(shù)研究院西安分院，西安 710100)

以傳統(tǒng)小衛(wèi)星數(shù)傳分系統(tǒng)中對(duì)有效載荷數(shù)據(jù)進(jìn)行處理的基帶數(shù)據(jù)處理設(shè)備及系統(tǒng)管理控制單元為基礎(chǔ)，采用高速串行數(shù)據(jù)線、高集成模塊化數(shù)字電路、高速大容量存儲(chǔ)模塊集成、機(jī)電協(xié)同設(shè)計(jì)等技術(shù)，設(shè)計(jì)了一種數(shù)傳基帶數(shù)據(jù)處理通用集成平臺(tái)。與傳統(tǒng)小衛(wèi)星數(shù)傳分系統(tǒng)同功能設(shè)備與線纜設(shè)計(jì)相比，體積減小約82%，質(zhì)量減少約75%，功耗降低約50%，能滿(mǎn)足小衛(wèi)星體積和質(zhì)量小、功耗低的需求。此外，數(shù)據(jù)流優(yōu)化設(shè)計(jì)可使固態(tài)存儲(chǔ)利用率提升14.3%。文章提出的通用集成平臺(tái)設(shè)計(jì)可為小衛(wèi)星數(shù)傳分系統(tǒng)的集成設(shè)計(jì)提供參考。

小衛(wèi)星；數(shù)傳基帶數(shù)據(jù)處理；通用集成平臺(tái)；高速串行數(shù)據(jù)線；高集成模塊化數(shù)字電路

1 引言

作為小衛(wèi)星有效載荷獲取數(shù)據(jù)在軌處理、對(duì)地傳輸處理及數(shù)傳系統(tǒng)管理控制的核心功能，數(shù)傳基帶數(shù)據(jù)處理直接關(guān)系到有效載荷獲取數(shù)據(jù)的質(zhì)量和應(yīng)用效能，成為小衛(wèi)星應(yīng)用的關(guān)鍵功能之一。目前，國(guó)內(nèi)外傳統(tǒng)小衛(wèi)星系統(tǒng)設(shè)計(jì)受電子元器件、材料、芯片功能密度等制約，采用“機(jī)箱與線纜”結(jié)構(gòu)，將小衛(wèi)星各獨(dú)立功能模塊設(shè)計(jì)為單機(jī)，相關(guān)單機(jī)由線纜連接形成分系統(tǒng)。這種設(shè)計(jì)雖然具有功能獨(dú)立調(diào)試、交叉?zhèn)浞萑哂嗪徒徊娲罱拥葍?yōu)點(diǎn)，但也帶來(lái)小衛(wèi)星單機(jī)設(shè)備眾多、連接設(shè)備的線纜龐雜等缺點(diǎn)，導(dǎo)致分系統(tǒng)及整星尺寸、質(zhì)量、功耗、成本大幅增加，從而限制了小衛(wèi)星在功能比和效能比上的優(yōu)勢(shì)。近年來(lái)，微電子、微納米材料、數(shù)字集成電路、微機(jī)電等高新技術(shù)得到長(zhǎng)足的發(fā)展，國(guó)際小衛(wèi)星領(lǐng)域逐漸向通用化、集成化、小型化發(fā)展，提出現(xiàn)貨式、插板式等新型集成通用衛(wèi)星系統(tǒng)設(shè)計(jì)。為適應(yīng)小衛(wèi)星“小而精、強(qiáng)”的發(fā)展需求[1]，數(shù)傳基帶數(shù)據(jù)處理要從傳統(tǒng)設(shè)計(jì)向小型一體化、多功能、可擴(kuò)展的通用集成平臺(tái)設(shè)計(jì)轉(zhuǎn)變。

在我國(guó)傳統(tǒng)小衛(wèi)星數(shù)傳基帶數(shù)據(jù)處理設(shè)計(jì)的基礎(chǔ)上，本文采用基于底板的模塊化設(shè)計(jì)、適應(yīng)多種任務(wù)載荷的通用化設(shè)計(jì)和基于仿真和實(shí)驗(yàn)數(shù)據(jù)庫(kù)的機(jī)電協(xié)同設(shè)計(jì)，提出一種小型數(shù)傳基帶數(shù)據(jù)處理通用集成平臺(tái)設(shè)計(jì)。通用集成平臺(tái)設(shè)計(jì)經(jīng)過(guò)實(shí)際平臺(tái)產(chǎn)品驗(yàn)證，在功能涵蓋全面的同時(shí)，其重要性能參數(shù)比傳統(tǒng)設(shè)計(jì)有較大提升。

2 通用集成平臺(tái)設(shè)計(jì)與傳統(tǒng)設(shè)計(jì)對(duì)比

小衛(wèi)星數(shù)傳基帶數(shù)據(jù)處理能實(shí)現(xiàn)載荷數(shù)據(jù)模數(shù)轉(zhuǎn)換、數(shù)據(jù)壓縮、高級(jí)在軌系統(tǒng)(AOS)幀格式封裝、數(shù)據(jù)存儲(chǔ)和回放、信道編碼、數(shù)據(jù)加密、加擾等處理功能，以及對(duì)數(shù)傳系統(tǒng)供配電、遙控執(zhí)行、遙測(cè)收集等管理控制數(shù)據(jù)處理功能。在傳統(tǒng)設(shè)計(jì)(見(jiàn)圖1)的基礎(chǔ)上，本文提出了一種數(shù)傳基帶數(shù)據(jù)處理通用集成平臺(tái)設(shè)計(jì)(見(jiàn)圖2)。與傳統(tǒng)設(shè)計(jì)相比，本文的設(shè)計(jì)將具有獨(dú)立功能的設(shè)備集合演變?yōu)閷⑷蝿?wù)、功能、資源統(tǒng)一調(diào)度管理的集成平臺(tái)系統(tǒng)，不僅能明顯減小體積和質(zhì)量，降低功耗，還能通過(guò)該平臺(tái)提供功能擴(kuò)展或裁減，使系統(tǒng)功能選擇靈活便利，可滿(mǎn)足不同小衛(wèi)星對(duì)數(shù)傳基帶數(shù)據(jù)處理的需求。

3 通用集成平臺(tái)設(shè)計(jì)特點(diǎn)及關(guān)鍵技術(shù)

本文的通用集成平臺(tái)設(shè)計(jì)具有以下3個(gè)特點(diǎn)：①基于底板的模塊化集成設(shè)計(jì)，將傳統(tǒng)數(shù)傳基帶數(shù)據(jù)處理設(shè)備及其之間線纜的功能集成設(shè)計(jì)為單機(jī)平臺(tái)各功能單板與底板；②適應(yīng)多種任務(wù)載荷的通用化設(shè)計(jì)，即為適應(yīng)不同小衛(wèi)星載荷數(shù)據(jù)處理和傳輸需求，將平臺(tái)系統(tǒng)軟硬件進(jìn)行通用化設(shè)計(jì)；③基于仿真和實(shí)驗(yàn)數(shù)據(jù)庫(kù)的機(jī)電協(xié)同設(shè)計(jì)，即將先進(jìn)的軟件仿真、實(shí)驗(yàn)數(shù)據(jù)庫(kù)等電子信息化方式與平臺(tái)研制有機(jī)結(jié)合的機(jī)電協(xié)同設(shè)計(jì)。

3.1 基于底板的模塊化集成設(shè)計(jì)

基于底板的模塊化集成設(shè)計(jì)，是將數(shù)傳控制單元、載荷數(shù)據(jù)處理器、壓縮編碼器[2]、數(shù)據(jù)處理器[3-4]、固態(tài)存儲(chǔ)器等數(shù)傳基帶數(shù)據(jù)處理設(shè)備及它們之間的線纜(見(jiàn)圖1)，設(shè)計(jì)為圖2中的平臺(tái)功能單板與平臺(tái)底板。功能單板是指數(shù)傳遙控遙測(cè)通信板、供配電板和基帶數(shù)據(jù)處理板。其中，基帶數(shù)據(jù)處理板主要包括：信源數(shù)據(jù)處理板，具有模數(shù)轉(zhuǎn)換或壓縮編碼功能；固態(tài)存儲(chǔ)板，具有數(shù)據(jù)存儲(chǔ)和回放功能；信道數(shù)據(jù)處理板，具有AOS格式封裝、信道編碼、數(shù)據(jù)加密、加擾功能。平臺(tái)底板是平臺(tái)各功能單板間供配電走線及接插件，控制信息流交互(遙控、遙測(cè))走線及接插件，以及數(shù)據(jù)信息流交互(數(shù)傳基帶數(shù)據(jù)流)走線及接插件的集合板。以下3項(xiàng)關(guān)鍵技術(shù)對(duì)實(shí)現(xiàn)該設(shè)計(jì)提供重要基礎(chǔ)。

1)多類(lèi)型高密度集成線路板技術(shù)

在通用集成平臺(tái)設(shè)計(jì)中，平臺(tái)供配電線路、遙控遙測(cè)線路沿用傳統(tǒng)設(shè)計(jì)使用的電源線、地線、晶體管-晶體管邏輯電平(TTL)線、低電壓差分信號(hào)(LVDS)線、RS485總線等低頻線路。在傳統(tǒng)設(shè)計(jì)中，數(shù)傳基帶數(shù)據(jù)線采用并行低頻LVDS線，而LVDS線接插件及線纜繁密復(fù)雜，接口芯片體積大，傳輸速率受到晶振資源限制，已不適用平臺(tái)傳輸需求?；赥LK2711的高速串行線為高頻數(shù)據(jù)線，每對(duì)接頭有效數(shù)據(jù)傳輸速率可達(dá)1.6 Gbit/s，線纜2根，接插件僅為雙孔接插，已用于高速率載荷與數(shù)傳系統(tǒng)間高速數(shù)據(jù)傳輸[5-7]，因此，通用集成平臺(tái)采用TLK2711的高速串行數(shù)據(jù)線[8]作為數(shù)傳基帶數(shù)據(jù)線。

通用集成平臺(tái)底板須將多種低頻線和高頻線依據(jù)各單板間連接需求進(jìn)行布線集成，并為每塊功能單板提供整齊的接插位置。為實(shí)現(xiàn)平臺(tái)底板多類(lèi)型高密度集成設(shè)計(jì)，采用多層板設(shè)計(jì)，設(shè)置單獨(dú)的地線層和電源層，并使信號(hào)具有足夠?qū)挼姆祷芈窂?；低頻線和高頻線按照每種線路的需求進(jìn)行分層布線；低頻線TTL線與LVDS線之間為避免信號(hào)干擾進(jìn)行隔離設(shè)計(jì)，低頻線與高頻線之間采用鋪銅處理，以加強(qiáng)高低頻信號(hào)隔離。最終，底板針對(duì)每塊功能單板提供低頻并行和高頻串行高密度接插件(見(jiàn)圖3)。

2)高集成模塊化數(shù)字電路技術(shù)

傳統(tǒng)設(shè)計(jì)中大量采用成熟數(shù)字信號(hào)處理(DSP)芯片、數(shù)據(jù)線等實(shí)現(xiàn)特定功能，使電路規(guī)模較大，已不適用于通用集成平臺(tái)的功能單板模塊化設(shè)計(jì)需求。隨著FPGA換代升級(jí)，一方面，數(shù)字電路規(guī)模增加可支持開(kāi)發(fā)者在其內(nèi)部設(shè)計(jì)模塊；另一方面，F(xiàn)PGA內(nèi)部固有的專(zhuān)用硬件資源，可根據(jù)用戶(hù)配置參數(shù)自動(dòng)生成設(shè)計(jì)需要的IP模塊，包括用于產(chǎn)生工作時(shí)鐘的數(shù)字通信模塊(DCM)、用于存儲(chǔ)中間數(shù)據(jù)的FIFO和ROM、用于計(jì)算的DSP48等，這使得成熟模塊產(chǎn)品+外圍電路設(shè)計(jì)可轉(zhuǎn)化為FPGA內(nèi)部模塊化集成設(shè)計(jì)。傳統(tǒng)壓縮編碼功能由ADV212芯片+外圍FPGA設(shè)計(jì)+緩存+電路等組合實(shí)現(xiàn)[9]，在通用集成平臺(tái)設(shè)計(jì)中，選用高性能FPGA，在其中設(shè)計(jì)、生成、使用壓縮數(shù)據(jù)格式處理、壓縮算法、緩存等模塊，通過(guò)FPGA內(nèi)部資源實(shí)現(xiàn)完整壓縮處理功能[10]。同樣的，其他功能單板中可由高性能FPGA內(nèi)部模塊替換的都采用內(nèi)部模塊，這樣可使各功能單板集成度顯著增加，明顯減小質(zhì)量、體積和功耗。另外，考慮在軌單粒子效應(yīng)，優(yōu)先選用抗輻照條件超過(guò)使用環(huán)境的FPGA產(chǎn)品。從軟件設(shè)計(jì)出發(fā)，F(xiàn)PGA程序設(shè)計(jì)中加入多模冗余算法[11-12]，以降低單粒子效應(yīng)對(duì)器件運(yùn)行的影響。

3)高速大容量存儲(chǔ)模塊集成技術(shù)

為了實(shí)現(xiàn)單板級(jí)高速大容量固態(tài)存儲(chǔ)器產(chǎn)品，從Flash模塊設(shè)計(jì)入手，選用同步與非(NAND)方式的大容量存儲(chǔ)顆粒，以三維疊層封裝工藝完成存儲(chǔ)塊封裝，增大單位面積內(nèi)存儲(chǔ)顆粒數(shù)量，將這些存儲(chǔ)塊封裝為單片F(xiàn)lash。采用三維疊層封裝工藝，使單片F(xiàn)lash體積、質(zhì)量減小的同時(shí)，可使容量從16 Gbit提高到256 Gbit。固態(tài)存儲(chǔ)板設(shè)計(jì)為在平臺(tái)功能單板內(nèi)布設(shè)12塊Flash芯片存儲(chǔ)陣列，每片都與FPGA連接；磁性隨機(jī)存儲(chǔ)器(MRAM)作為存儲(chǔ)固態(tài)存儲(chǔ)映射表和重要數(shù)據(jù)的載體，也直接與FPGA相連；外部數(shù)據(jù)通過(guò)TLK2711接口芯片進(jìn)入FPGA；CPU通過(guò)地址數(shù)據(jù)總線與FPGA互聯(lián)。FPGA可完成地址管理單元、輸入處理、輸入直接內(nèi)存存取(DMA)通道、輸出處理、輸出DMA通道和工作表動(dòng)態(tài)區(qū)等板內(nèi)外數(shù)據(jù)處理功能。CPU用于控制固態(tài)存儲(chǔ)器的各個(gè)工作模式及管理存儲(chǔ)的數(shù)據(jù)文件，也可通過(guò)FPGA的譯碼完成對(duì)MRAM的訪問(wèn)并改寫(xiě)其數(shù)據(jù)。FPGA也可以根據(jù)需要自行訪問(wèn)MRAM只讀取數(shù)據(jù)。使用此種高速大容量存儲(chǔ)模塊集成技術(shù)設(shè)計(jì)固存單板可以實(shí)現(xiàn)3 Gbit/s數(shù)據(jù)寫(xiě)入，1.2 Gbit/s讀取，總存儲(chǔ)容量可達(dá)3 Tbit，體積、質(zhì)量、功耗較傳統(tǒng)設(shè)計(jì)大大減小，可滿(mǎn)足平臺(tái)單板設(shè)計(jì)需求。

高速大容量存儲(chǔ)模塊集成須同時(shí)考慮空間單粒子效應(yīng)防護(hù)設(shè)計(jì)，生產(chǎn)中盡量選用優(yōu)于環(huán)境要求的存儲(chǔ)顆粒，并在封裝工藝中加入防輻射材料；在軟件設(shè)計(jì)上，增加外圍錯(cuò)誤檢測(cè)與糾正(EDAC)電路[13]，或采用RS與卷積級(jí)聯(lián)[14]方法，以有效減少單粒子翻轉(zhuǎn)后的存儲(chǔ)數(shù)據(jù)誤碼。

3.2 適應(yīng)多種任務(wù)載荷的通用化設(shè)計(jì)

適應(yīng)多種任務(wù)載荷的通用化設(shè)計(jì)，使通用集成平臺(tái)能適應(yīng)前端不同載荷數(shù)據(jù)輸出要求，將載荷數(shù)據(jù)轉(zhuǎn)化為數(shù)傳基帶通用標(biāo)準(zhǔn)化數(shù)據(jù)進(jìn)行處理，最終以通用標(biāo)準(zhǔn)化數(shù)據(jù)通過(guò)數(shù)傳對(duì)地通道或數(shù)傳中繼通道下傳。通用集成平臺(tái)數(shù)據(jù)處理選用CCSDS建議的AOS協(xié)議，處理后輸出AOS格式數(shù)據(jù)，可根據(jù)通道部分能力選用基于TLK2711的串行數(shù)據(jù)線和LVDS并行數(shù)據(jù)線接口。對(duì)于前端通用化設(shè)計(jì)，須根據(jù)不同載荷要求進(jìn)行詳細(xì)設(shè)計(jì)。一般，載荷輸出要求包括4種情況：載荷輸出形式不同、數(shù)據(jù)率量級(jí)不同、多載荷同時(shí)輸出和數(shù)據(jù)率是否穩(wěn)定。對(duì)于載荷輸出形式不同，通用集成平臺(tái)可根據(jù)載荷輸出的模擬信號(hào)，選配模數(shù)轉(zhuǎn)換模塊，產(chǎn)生基帶數(shù)字信號(hào)。對(duì)于數(shù)據(jù)率量級(jí)不同，對(duì)高速率載荷數(shù)據(jù)選配壓縮處理模塊，以適應(yīng)信道數(shù)據(jù)傳輸速率要求。因此，通用集成平臺(tái)外部前端輸入接口可根據(jù)載荷需要選用模擬信號(hào)同軸電纜接口，也可以選用基于TLK2711的串行數(shù)據(jù)線接口或LVDS并行數(shù)據(jù)線接口。對(duì)于多載荷同時(shí)輸出和數(shù)據(jù)率是否穩(wěn)定2種情況，采用以下2種關(guān)鍵技術(shù)來(lái)實(shí)現(xiàn)適應(yīng)多種任務(wù)載荷的通用化設(shè)計(jì)。

1)通用集成平臺(tái)內(nèi)基帶通用數(shù)據(jù)流設(shè)計(jì)

在傳統(tǒng)設(shè)計(jì)中，選用AOS協(xié)議[15]格式處理基帶數(shù)據(jù)，由于基帶設(shè)備間采用LVDS并行線傳輸，對(duì)多種載荷任務(wù)選取獨(dú)立且固定的處理板和傳輸線方式，從物理上將不同載荷數(shù)據(jù)隔離進(jìn)行數(shù)據(jù)格式處理，最終送往通道下傳。通用集成平臺(tái)同樣選用AOS幀，內(nèi)部功能板之間采用基于TLK2711的高速串行數(shù)據(jù)線，在串行傳輸前必須將不同載荷數(shù)據(jù)進(jìn)行區(qū)分，以保證最終可以區(qū)分不同載荷的AOS格式幀。AOS協(xié)議可支持對(duì)基帶數(shù)據(jù)分包、位流、虛擬信道訪問(wèn)、虛擬信道操作控制域、虛擬信道幀、主信道幀、插入等7種業(yè)務(wù)處理，最終形成AOS幀，與接收端完成異步、同步、周期3種業(yè)務(wù)類(lèi)型的AOS鏈路通信。功能單板間串行數(shù)據(jù)傳輸前，根據(jù)AOS協(xié)議對(duì)基帶數(shù)據(jù)完成主信道幀業(yè)務(wù)，即除插入業(yè)務(wù)外的其他業(yè)務(wù)；固態(tài)存儲(chǔ)板存儲(chǔ)主信道幀業(yè)務(wù)生成的主信道幀，在傳輸給通道前完成插入業(yè)務(wù)，形成完整AOS格式幀。通用集成平臺(tái)設(shè)計(jì)與傳統(tǒng)設(shè)計(jì)的完整AOS幀都為1024 byte，傳統(tǒng)設(shè)計(jì)將完整AOS幀存入固存，而通用集成平臺(tái)設(shè)計(jì)將主信道幀(896 byte)存入固存，插入業(yè)務(wù)(128 byte)最后填充，這樣既能保證平臺(tái)內(nèi)部串行傳輸各類(lèi)載荷數(shù)據(jù)不串雜，又可提升固存有效存儲(chǔ)數(shù)據(jù)率。

2)自適應(yīng)變數(shù)據(jù)率存儲(chǔ)技術(shù)

有些載荷產(chǎn)生固定數(shù)據(jù)率，有些載荷產(chǎn)生變化數(shù)據(jù)率，它們分時(shí)或同時(shí)工作都會(huì)帶來(lái)數(shù)據(jù)率的變化。通用集成平臺(tái)設(shè)計(jì)中采用自適應(yīng)變數(shù)據(jù)率存儲(chǔ)技術(shù)，選用固存將變速率數(shù)據(jù)轉(zhuǎn)換為穩(wěn)定速率數(shù)據(jù)，因此固存具備載荷輸入數(shù)據(jù)變速率存儲(chǔ)能力。前端功能板處理的載荷數(shù)據(jù)(主信道幀)，通過(guò)內(nèi)部基于TLK2711的高速串行數(shù)據(jù)線輸入至固態(tài)存儲(chǔ)板；固態(tài)存儲(chǔ)板1個(gè)或多個(gè)TLK2711接口芯片與固存板FPGA直接連接，TLK2711接口芯片接收到的串行數(shù)據(jù)轉(zhuǎn)換為16 bit并行數(shù)據(jù)及門(mén)控信號(hào)，輸入給FPGA中的輸入處理模塊；輸入處理模塊根據(jù)TLK2711接口芯片輸出門(mén)控選擇保留有效數(shù)據(jù)，將有效數(shù)據(jù)進(jìn)行數(shù)據(jù)復(fù)接，恢復(fù)出主信道幀，按照數(shù)傳通道虛擬信道分配，對(duì)載荷數(shù)據(jù)進(jìn)行打包，輸入到模塊緩存區(qū)；緩存區(qū)根據(jù)載荷數(shù)據(jù)變化范圍進(jìn)行上限閾值設(shè)定，保證滿(mǎn)足載荷突發(fā)高數(shù)據(jù)率需求，在緩存區(qū)輸出端采用固定窗口機(jī)制，以穩(wěn)定高數(shù)據(jù)率進(jìn)行數(shù)據(jù)存儲(chǔ)。通過(guò)自適應(yīng)變數(shù)據(jù)率存儲(chǔ)技術(shù)，將可變時(shí)鐘域下的輸入數(shù)據(jù)變?yōu)楣虘B(tài)存儲(chǔ)板內(nèi)部穩(wěn)定時(shí)鐘域下的數(shù)據(jù)，完成自適應(yīng)變速率存儲(chǔ)。此外，與傳統(tǒng)設(shè)計(jì)固態(tài)存儲(chǔ)器存儲(chǔ)通道空幀相比，通用集成平臺(tái)固態(tài)存儲(chǔ)板只記入有效數(shù)據(jù)，能顯著提高存儲(chǔ)效率。

3.3 基于仿真和試驗(yàn)數(shù)據(jù)庫(kù)的機(jī)電協(xié)同設(shè)計(jì)

小衛(wèi)星傳統(tǒng)研制流程在試驗(yàn)、時(shí)間和設(shè)計(jì)成本上，已經(jīng)無(wú)法面對(duì)通用集成平臺(tái)設(shè)計(jì)帶來(lái)的集成設(shè)計(jì)、短期驗(yàn)證與高效生產(chǎn)需求。通用集成平臺(tái)研制流程設(shè)計(jì)基于仿真和試驗(yàn)數(shù)據(jù)庫(kù)的機(jī)電協(xié)同設(shè)計(jì)，通過(guò)專(zhuān)業(yè)仿真工具進(jìn)行產(chǎn)品設(shè)計(jì)預(yù)判和改進(jìn)，建立伴隨產(chǎn)品全過(guò)程的仿真、試驗(yàn)、生產(chǎn)數(shù)據(jù)庫(kù)，對(duì)產(chǎn)品設(shè)計(jì)性能、狀態(tài)進(jìn)行綜合分析，這些關(guān)鍵技術(shù)在小衛(wèi)星單板和單機(jī)兩個(gè)設(shè)計(jì)層面得到有益實(shí)踐。

1)單板機(jī)電協(xié)同設(shè)計(jì)關(guān)鍵技術(shù)

在通用集成平臺(tái)的各功能單板設(shè)計(jì)中，F(xiàn)PGA作為主要數(shù)字電路功能模塊，在集成開(kāi)發(fā)環(huán)境Xilinx ISE14.7使用VHDL語(yǔ)言開(kāi)發(fā)，Mentor Modelsim 10.0c進(jìn)行仿真驗(yàn)證，選擇高速仿真用計(jì)算機(jī)和泰克(TEK)深存儲(chǔ)數(shù)字示波器作為調(diào)試工具，仿真與調(diào)試分別建立數(shù)據(jù)庫(kù)，通過(guò)相互迭代的方式進(jìn)行FPGA內(nèi)部模塊化集成設(shè)計(jì)。

通用集成平臺(tái)單板設(shè)計(jì)采用明導(dǎo)國(guó)際(Mentor Graphics)提出的Expedition Enterprise新型印制電路板(PCB)生產(chǎn)設(shè)計(jì)流程，在適應(yīng)PCB設(shè)計(jì)功能增強(qiáng)、線路繁密的同時(shí)，向低功耗、小質(zhì)量和小體積的方向發(fā)展，將先進(jìn)的PCB設(shè)計(jì)技術(shù)與數(shù)據(jù)庫(kù)和設(shè)計(jì)數(shù)據(jù)管理相組合，在各類(lèi)基礎(chǔ)數(shù)據(jù)庫(kù)的基礎(chǔ)上，圍繞結(jié)構(gòu)設(shè)計(jì)、電路設(shè)計(jì)與數(shù)據(jù)統(tǒng)一管理，建設(shè)機(jī)電協(xié)同設(shè)計(jì)環(huán)境，通過(guò)數(shù)字樣機(jī)提前實(shí)現(xiàn)干涉檢驗(yàn)，降低設(shè)計(jì)過(guò)程中數(shù)據(jù)傳遞的錯(cuò)誤率，減少機(jī)電配裝反復(fù)，同時(shí)提高生產(chǎn)與設(shè)計(jì)全過(guò)程的可視化，能有效縮短設(shè)計(jì)周期，降低設(shè)計(jì)成本。

2)單機(jī)機(jī)電協(xié)同設(shè)計(jì)關(guān)鍵技術(shù)

單機(jī)層面主要對(duì)熱、抗輻照等通用集成平臺(tái)整體特性進(jìn)行機(jī)電協(xié)同綜合設(shè)計(jì)(見(jiàn)圖4)。在通用集成平臺(tái)熱設(shè)計(jì)中，通過(guò)大量試驗(yàn)結(jié)果建立對(duì)元器件、印制板、機(jī)殼等的熱特性數(shù)據(jù)庫(kù)，利用數(shù)據(jù)對(duì)整機(jī)進(jìn)行熱仿真驗(yàn)證，如滿(mǎn)足指標(biāo)進(jìn)行實(shí)物試驗(yàn)，最后進(jìn)行仿真與試驗(yàn)結(jié)果對(duì)比綜合評(píng)價(jià)，從而在較短的時(shí)間內(nèi)對(duì)平臺(tái)內(nèi)部大功率DC/DC、高熱耗電路板、機(jī)殼迭代熱設(shè)計(jì)，實(shí)現(xiàn)整機(jī)綜合熱設(shè)計(jì)最優(yōu)化，圖5為單板仿真溫度分布。

在通用集成平臺(tái)抗輻照設(shè)計(jì)中，盡量選用對(duì)輻照不敏感器件或經(jīng)過(guò)抗輻照試驗(yàn)產(chǎn)品。對(duì)于不可避免的敏感器件，如FPGA、Flash，從單機(jī)設(shè)計(jì)角度，在物理上對(duì)敏感器件表層封裝抗輻照材料，將其所在板布局在平臺(tái)中間位置，對(duì)單板抗輻照參數(shù)建立等效鋁模型，進(jìn)行單機(jī)抗輻照模型仿真試驗(yàn)，以驗(yàn)證物理防護(hù)可行性。

4 設(shè)計(jì)驗(yàn)證

本文設(shè)計(jì)的數(shù)傳基帶數(shù)據(jù)處理通用集成平臺(tái)，可集成數(shù)模轉(zhuǎn)換、數(shù)據(jù)壓縮、數(shù)據(jù)存儲(chǔ)與回放、AOS幀格式封裝、加密、信道編碼、加擾等數(shù)傳基帶數(shù)據(jù)處理和系統(tǒng)供電與信息管理功能，通過(guò)鑒定產(chǎn)品與在軌衛(wèi)星充分驗(yàn)證，該平臺(tái)的功能可完全覆蓋我國(guó)現(xiàn)有小衛(wèi)星對(duì)數(shù)傳基帶數(shù)據(jù)處理的需求。綜合考慮我國(guó)數(shù)傳系統(tǒng)傳統(tǒng)單機(jī)設(shè)計(jì)[2，4]的各項(xiàng)參數(shù)，與本文設(shè)計(jì)的通用集成平臺(tái)進(jìn)行對(duì)比，結(jié)果如表1所示。

表1 2種設(shè)計(jì)對(duì)比Table 1 Comparison between two kinds of design

5 結(jié)束語(yǔ)

本文設(shè)計(jì)的小衛(wèi)星數(shù)傳基帶數(shù)據(jù)處理通用集成平臺(tái)，具有基帶處理功能完備、集成度高、通用性強(qiáng)、小型化、生產(chǎn)研制過(guò)程優(yōu)化等特點(diǎn)，可滿(mǎn)足目前我國(guó)各類(lèi)型小衛(wèi)星對(duì)數(shù)傳基帶數(shù)據(jù)處理的需求，可為未來(lái)小衛(wèi)星數(shù)傳系統(tǒng)設(shè)計(jì)提供參考。后續(xù)將深入開(kāi)展基于新一代高速串行總線標(biāo)準(zhǔn)(VPX)架構(gòu)等的數(shù)傳基帶數(shù)據(jù)處理平臺(tái)研究，為研制更高性能、具有通用化、智能化、小型化特點(diǎn)的小衛(wèi)星數(shù)據(jù)處理與傳輸系統(tǒng)作技術(shù)支撐，利用高新技術(shù)不斷提升小衛(wèi)星在軌數(shù)據(jù)處理與傳輸能力。

References)

[1] 李立，鄭小松，黃普明.衛(wèi)星高速數(shù)據(jù)處理與傳輸技術(shù)的發(fā)展趨勢(shì)[C]//2011年小衛(wèi)星技術(shù)交流會(huì)論文集.北京：航天東方紅衛(wèi)星有限公司，2011：340-344

Li Li, Zheng Xiaosong, Huang Puming. Development trend of on-board high-rate data processing and transmission technology [C]//Proceedings of 2011 Small Satellite Technology Exchange Conference. Beijing：DFH Satellite Co., Ltd.， 2011：340-344 (in Chinese)

[2]王繼東，羅武勝，魯琴.基于DSP和FPGA的衛(wèi)星數(shù)據(jù)壓縮機(jī)的研制[J].計(jì)算機(jī)工程與應(yīng)用,2007, 43(27):105-107

Wang Jidong, Luo Wusheng, Lu Qin. Development of satellite data compression equipment based on DSP and FPGA [J]. Computer Engineering and Applications, 2007, 43(27): 105-107 (in Chinese)

[3]范海礁.AOS空間站數(shù)據(jù)系統(tǒng)關(guān)鍵技術(shù)研究[D].西安：西北工業(yè)大學(xué)，2006

Fan Haijiao.Pivotal technology of AOS space station data system [D]. Xi’an: Northwestern Polytechnical Uneversity, 2006 (in Chinese)

[4]趙妍.高速數(shù)據(jù)復(fù)接器[D].西安：西安電子科技大學(xué)，2007

Zhao Yan. High rate data multi-connect encoder [D]. Xi’an: Xidian University, 2007 (in Chinese)

[5]張達(dá)，徐抒巖.基于TLK2711的高速圖像數(shù)據(jù)串行傳輸系統(tǒng)[J].微計(jì)算機(jī)信息，2009，12(1/2)：284-286

Zhang Da, Xu Shuyan. High-speed serial transmission system for image data based on TLK2711 [J]. Microcomputer Information, 2009, 12(1/2)： 284-286 (in Chinese)

[6]路朋羅，李永昌，金龍旭.高空間分辨率大視場(chǎng)遙感相機(jī)圖像的高速高可靠傳輸系統(tǒng)研究[J].光電子激光，2015，26(7)：1364-1373

Lu Pengluo，Li Yongchang，Jin Longxu. A high-speed and high-reliability transmission system for the high resolution and large field TDICCD camera [J]. Journal of Optoelectronics Laser, 2015, 26(7): 1364-1373 (in Chinese)

[7]張媚，杜輝，關(guān)暉.基于TLK2711的遙感衛(wèi)星高速串行載荷數(shù)據(jù)接口設(shè)計(jì)[J].航天器工程，2015,24(6)：13-19

Zhang Mei, Du Hui, Guan Hui. Design of satellite high-speed data interface based on TLK2711 [J]. Spacecraft Engineering, 2015, 24(6): 13-19 (in Chinese)

[8]倪建軍，李濤，王建宇.基于TLK2711的高速串行全雙工通信協(xié)議研究[J].電子設(shè)計(jì)工程，2013,21(10)：76-80

Ni Jianjun, Li Tao, Wang Jianyu. Study of high-speed duplex communication serial data transmission based on TLK2711 [J]. Electronic Design Engineering, 2013, 21(10)：76-80 (in Chinese)

[9]陳美建.基于ADV212的星載圖像壓縮系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2011

Chen Meijian. Design and realization satellite on board image compression system based on ADV212 [D]. Xi’an: Xidian University, 2011 (in Chinese)

[10] 肖君壽.基于高性能FPGA的圖像處理實(shí)例設(shè)計(jì)及硬件實(shí)現(xiàn)[D].上海：復(fù)旦大學(xué)，2013

Xiao Junshou. Design and hardware realization of image processing based on high capability FPGA [D]. Shanghai: Fudan University, 2013 (in Chinese)

[11]Li Lei，Hu Jianhao. Joint redundant reside number systems and module isolation for mitigating single event multiple bit upsets in data path [J].IEEE Transactions on Nuclear Science, 2010， 57(6)： 3779-3786

[12]Li Lei，Hu Jianhao. Redundant reside number systems based radication hardening for data path [J]. IEEE Transactions on Nuclear Science, 2010， 57(4): 2332-2343

[13]王黨輝，何花，辛明瑞.一種自主恢復(fù)的高可靠存儲(chǔ)控制器設(shè)計(jì)[J].西北工業(yè)大學(xué)學(xué)報(bào)，2013，31(3)：429-434

Wang Danghui, He Hua, Xin Mingrui. Design of an automatic recovery memory controller [J]. Journal of Northwestern Polytechnical University, 2013， 31(3): 429-434 (in Chinese)

[14]曾湘文.RS與卷積級(jí)聯(lián)的編解碼FPGA實(shí)現(xiàn)[D].成都：電子科技大學(xué)，2010

Zeng Xiangwen. RS and convolution concatenated coding and decoding realization by FPGA [D]. Chengdu: University of Electronic Science and Technology of China，2010 (in Chinese)

[15]鄭娟，祝彬，陸靜.AOS(高級(jí)在軌系統(tǒng))協(xié)議跟蹤研究[J].航天標(biāo)準(zhǔn)化，2016(4):33-39

Zheng Juan, Zhu Bin, Lu Jing. AOS (advanced orbiting system) protocol tracking research [J]. Aerospace Standardization, 2016(4): 33-39 (in Chinese)

(編輯：夏光)

Universal Integrated Platform Design for Data Transmission Baseband Data Processing of Small Satellite

ZHANG Jingyi1OU Min2MAO Zhiyi1LIU Zhijia1

(1 DFH Satellite Co., Ltd.， Beijing 100094, China) (2 China Academy of Space Technology (Xi’an)， Xi’an 710100， China)

Based on the baseband data processing device for payload data and system management control unit in the traditional small satellite DTS (data transmission system)，a universal integrative platform is designed.In the platform,some new technologies are used such as high-speed serial data transmission line，highly-integrated blocking digital circuit，integrated high-speed mass block memory， mechanical and electrical cooperative design and so on. Compared with the traditional design with the same fuctions device and cable design, the platform reduces cubage to 82%, mass to 75% and consumption to 50%, and can satisfy the requirements of small satellite for smaller cubage, lighter weight and lower consumption. Besides, optimal design of data stream makes the efficiency of solid state memory increase 14.3%. The platform proposed above provides a reference for the integrated DTS design of small satellite.

small satellite； data transmission baseband data processing； universal integrated platform； high-speed serial data transmission line； highly-integrated blocking digital circuit

2016-08-29；

2017-01-16

國(guó)家重大航天工程

張敬一，男，碩士，工程師，研究方向?yàn)樾⌒l(wèi)星數(shù)傳通信總體設(shè)計(jì)。Email：zjydeyouxiang@163.com。

V443.1

A

10.3969/j.issn.1673-8748.2017.01.012