EDA技術(shù)在數(shù)字電路實(shí)踐教學(xué)中的應(yīng)用

劉妍妍　崔煒　楊曉慧　白雪梅

摘 要：EDA（Electronic Design Automation）是以計(jì)算機(jī)為平臺(tái)，原理圖輸入法、硬件描述語(yǔ)言（VHDL）為設(shè)計(jì)語(yǔ)言，可編程邏輯器件為實(shí)驗(yàn)載體，以ASIC/SOC芯片為目標(biāo)器件進(jìn)行必要的元件建模和系統(tǒng)仿真的電子產(chǎn)品自動(dòng)化的設(shè)計(jì)過程，將傳統(tǒng)的數(shù)字電路基礎(chǔ)理論教學(xué)與現(xiàn)代EDA課程在教學(xué)內(nèi)容和實(shí)踐內(nèi)容協(xié)調(diào)發(fā)展，EDA實(shí)踐教學(xué)采用開放式實(shí)驗(yàn)教學(xué)模式，通過開設(shè)數(shù)字電路EDA實(shí)踐教學(xué)工作，使學(xué)生從傳統(tǒng)的數(shù)字電路設(shè)計(jì)方法過渡到現(xiàn)代先進(jìn)的設(shè)計(jì)方法，在長(zhǎng)期的教學(xué)實(shí)踐中，數(shù)字電路課程自成體系，取得了良好的教學(xué)效果。EDA實(shí)踐教學(xué)在頂層進(jìn)行原理圖的設(shè)計(jì)、仿真、糾錯(cuò)，也可用硬件描述語(yǔ)言對(duì)復(fù)雜系統(tǒng)進(jìn)行描述，然后生成具體門級(jí)電路，學(xué)生可不受芯片的約束，進(jìn)行數(shù)字電路相關(guān)實(shí)踐內(nèi)容。

關(guān)鍵詞：EDA VHDL 自動(dòng)化 數(shù)字電路

中圖分類號(hào)：G71 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2015）11（c）-0033-02

數(shù)字電路EDA也是電子信息工程學(xué)院各個(gè)專業(yè)的一門必修課，它是一門實(shí)踐性很強(qiáng)的課程，是實(shí)踐教學(xué)中不可缺少的重要教學(xué)環(huán)節(jié)，EDA實(shí)驗(yàn)使學(xué)生了解通過軟件仿真的方法可以高效的完成硬件電路設(shè)計(jì)的計(jì)算機(jī)技術(shù)，初步掌握自頂向下的設(shè)計(jì)方法、EDA設(shè)計(jì)流程等，會(huì)用原理圖輸入和硬件描述語(yǔ)言VHDL設(shè)計(jì)邏輯電路。

數(shù)字電路EDA課程是高等院校電氣、電子信息類專業(yè)的一門重要的實(shí)踐課程，具有理論性與實(shí)踐性強(qiáng)的特點(diǎn)，優(yōu)化該課程的實(shí)踐教學(xué)，對(duì)提高課程教學(xué)質(zhì)量至關(guān)重要，由注重傳授知識(shí)向注重培養(yǎng)學(xué)生綜合素質(zhì)方向轉(zhuǎn)變，隨著大規(guī)模集成電路的飛速發(fā)展，電子類高新技術(shù)的開發(fā)也更加依賴于EDA技術(shù)的應(yīng)用，通過實(shí)踐課程，學(xué)生掌握使用EDA工具設(shè)計(jì)數(shù)字電路的方法，包括設(shè)計(jì)輸入、編譯、軟件仿真、下載和硬件仿真等全過程。

1 優(yōu)化課程的實(shí)踐教學(xué)

數(shù)字電路課程引入EDA技術(shù)，不僅極大地豐富課程選題，而且同一課題出現(xiàn)多種實(shí)現(xiàn)方案，提高了學(xué)生的創(chuàng)新思維能力，對(duì)后續(xù)專業(yè)基礎(chǔ)課程學(xué)習(xí)、電子設(shè)計(jì)競(jìng)賽、撰寫論文等起到了啟蒙和引導(dǎo)的作用。

2 綜合運(yùn)用基礎(chǔ)知識(shí)，解決工程實(shí)際應(yīng)用能力

EDA（Electronic Design Automation）是以計(jì)算機(jī)為平臺(tái)，原理圖輸入法、硬件描述語(yǔ)言（VHDL）為設(shè)計(jì)語(yǔ)言，可編程邏輯器件為實(shí)驗(yàn)載體。

自頂向下的模塊設(shè)計(jì)方法就是從系統(tǒng)的總體要求出發(fā)，自上而下地逐步將設(shè)計(jì)內(nèi)容細(xì)化，最后完成系統(tǒng)硬件的總體設(shè)計(jì)。設(shè)計(jì)的三個(gè)層次如下。

第一層次是行為描述。實(shí)質(zhì)上就是對(duì)整個(gè)系統(tǒng)的數(shù)學(xué)模型的描述（抽象程度高）。

第二層次是RTL方式描述，又稱寄存器傳輸描述（數(shù)據(jù)流描述），以實(shí)現(xiàn)邏輯綜合。

第三層次是邏輯綜合，就是利用邏輯綜合工具，將RTL方式描述的程序轉(zhuǎn)換成用基本邏輯元件表示的文件（門級(jí)網(wǎng)絡(luò)表）。在門電路級(jí)上再進(jìn)行仿真，并檢查定時(shí)關(guān)系。

完成硬件設(shè)計(jì)的兩種選擇，由自動(dòng)布線程序?qū)⒕W(wǎng)絡(luò)表轉(zhuǎn)換成相應(yīng)的ASIC芯片制造工藝，做出ASIC芯片。將網(wǎng)絡(luò)表轉(zhuǎn)換成FPGA編程代碼，利用FPGA器件完成硬件電路設(shè)計(jì)。

3 應(yīng)用實(shí)例

首先建立一個(gè)新的工程，然后建立新文件并輸入如下的代碼：

module sled（seg，dig，clock，rst_n，）；

input clock；

input rst_n；

output [7：0] seg；

output [3：0] dig；

reg [7：0] seg_reg；

reg [3：0] dig_reg；

reg [3：0] disp_dat；

reg [36：0] count；

always @ （posedge clock ）

begin

if（！rst_n）

count = 37'b0；

else

count = count + 1'b1；

dig_reg= 4'b0000；//

end

always @ （count[3]）

begin

disp_dat = {count[7：4]}；

end

always @ （disp_dat）

begin

case （disp_dat）

4'h0 ： seg_reg = 8'hc0；

4'h1 ： seg_reg = 8'hf9；

4'h2 ： seg_reg = 8'ha4；

4'h3 ： seg_reg = 8'hb0；

4'h4 ： seg_reg = 8'h99；

4'h5 ： seg_reg = 8'h92；

4'h6 ： seg_reg = 8'h82；

4'h7 ： seg_reg = 8'hf8；

4'h8 ： seg_reg = 8'h80；

4'h9 ： seg_reg = 8'h90；

4'ha ： seg_reg = 8'h88；

4'hb ： seg_reg = 8'h83；

4'hc ： seg_reg = 8'hc6；

4'hd ： seg_reg = 8'ha1；

4'he ： seg_reg = 8'h86；

4'hf ： seg_reg = 8'h8e；

endcase

end

assign seg=seg_reg；

assign dig=dig_reg；

endmodule

保存后，再編譯，之后選Tools->Run EDA Simulation Tool->EDA RTL Simulation進(jìn)行仿真。最后配置引腳，下載并運(yùn)行。

4 營(yíng)造良好的實(shí)踐教學(xué)環(huán)境并建立科學(xué)的評(píng)價(jià)方法

基于EDA技術(shù)的數(shù)字電路實(shí)踐教學(xué)主要由計(jì)算機(jī)，EDA軟件開發(fā)工具，可編程芯片及實(shí)驗(yàn)硬件開發(fā)系統(tǒng)組成，該院已建有EDA 實(shí)驗(yàn)室，配有多臺(tái)安裝Quartus開發(fā)軟件的PC機(jī)，為每人或者小組完成課題提供良好的實(shí)驗(yàn)條件。

如何評(píng)價(jià)設(shè)計(jì)成果，客觀，合理的給出成績(jī)，既能反映出真實(shí)水平又能激發(fā)學(xué)生的學(xué)習(xí)積極性和創(chuàng)新意識(shí)，不以最終結(jié)果正確性作為評(píng)價(jià)的唯一標(biāo)準(zhǔn)，而對(duì)設(shè)計(jì)過程的每個(gè)環(huán)節(jié)都給出量化的評(píng)分標(biāo)準(zhǔn)。

5 結(jié)語(yǔ)

數(shù)字電路實(shí)驗(yàn)中引入EDA技術(shù)，蘊(yùn)含著數(shù)字系統(tǒng)設(shè)計(jì)的新思路、新方法，代表了現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)的方向，EDA技術(shù)采用“自上向下”設(shè)計(jì)數(shù)字系統(tǒng)的方法，通過設(shè)計(jì)邏輯功能模塊來實(shí)現(xiàn)數(shù)字系統(tǒng)功能，不僅大大提高了工作效率，而且提高了系統(tǒng)的可靠性，使設(shè)計(jì)更加靈活，學(xué)生在大二期間，就能夠通過數(shù)字電路EDA實(shí)驗(yàn)，掌握EDA技術(shù)，對(duì)將來后續(xù)課程的學(xué)習(xí)，以及對(duì)學(xué)生提高創(chuàng)新能力，工程設(shè)計(jì)能力都是十分有利，數(shù)字電路EDA實(shí)驗(yàn)中應(yīng)用EDA技術(shù)可使學(xué)生突破硬件資源，制作耗時(shí)的限制，充分發(fā)揮想象力和創(chuàng)造性，設(shè)計(jì)出別具特色的作品來，使課程設(shè)計(jì)的效果大大提高，應(yīng)用EDA技術(shù)設(shè)計(jì)數(shù)字電路，可為實(shí)驗(yàn)的選題拓寬范圍，增加了課程的趣味性、綜合性、創(chuàng)造性，以不同類型，不同難度的設(shè)計(jì)任務(wù)供學(xué)生選擇。

參考文獻(xiàn)

[1] 鄒虹.數(shù)字電路與邏輯設(shè)計(jì)[M].北京：人民郵電出版社，2008.

[2] 白雪梅.數(shù)字電子技術(shù)實(shí)驗(yàn)教程[M].北京：電子工業(yè)出版社，2014.

[3] 白中英.數(shù)字邏輯與數(shù)字系統(tǒng)[M].北京：科學(xué)出版社，2007.