一種使溝槽側(cè)角圓滑的新穎STI工藝

顧 祥，徐海銘，陳海波，吳建偉

（中國(guó)電子科技集團(tuán)公司第 58 研究所，江蘇 無(wú)錫 214072）

微電子制造與可靠性

一種使溝槽側(cè)角圓滑的新穎STI工藝

顧 祥，徐海銘，陳海波，吳建偉

（中國(guó)電子科技集團(tuán)公司第 58 研究所，江蘇 無(wú)錫 214072）

介紹了一種使溝槽側(cè)角圓滑的STI工藝技術(shù)，該技術(shù)在溝槽腐蝕完，通過(guò)濕法工藝去除部分氮化硅（Nitride Pullback），再正常生長(zhǎng)線性氧化層，使槽的側(cè)角更加圓潤(rùn)光滑，同時(shí)減小了溝槽Divot深度。該工藝避免了附加高溫?zé)徇^(guò)程所導(dǎo)致的缺陷擴(kuò)散和膜應(yīng)力增大問(wèn)題，現(xiàn)已成功應(yīng)用于0.13μm邏輯工藝。采用該工藝完成的器件，反窄溝道效應(yīng)明顯減弱，窄溝器件的漏電有效降低。

STI；Nitride pullback；凹槽(divot)；反窄溝道效應(yīng)

1 引言

當(dāng)工藝制程進(jìn)入深亞微米階段 ，STI（Shallow Trench Isolation，淺槽隔離）工藝是非常重要的主流隔離工藝。但是，STI側(cè)角寄生效應(yīng)所引起的器件二次開(kāi)啟現(xiàn)象以及反窄溝道效應(yīng)是很嚴(yán)重的問(wèn)題，如圖1所示。為了盡可能避免和減弱這些不利效應(yīng)的產(chǎn)生，我們有必要將STI 側(cè)角做得更圓滑、divot深度更小，目前有很多方法來(lái)減小STI 側(cè)角寄生效應(yīng)[2]，例如在有源區(qū)邊緣增加注入保護(hù)環(huán)[3,4]、多次 線性氧化等，但這些方法大多都引入了復(fù)雜的工藝步驟或熱過(guò)程，它們會(huì)帶來(lái)很多負(fù)面的諸如缺陷、應(yīng)力等影響。

本文研究了一種新穎的STI工藝及關(guān)鍵技術(shù)，對(duì)最終形成的溝槽進(jìn)行了SEM形貌分析，測(cè)試分析了不同尺寸器件的特性，并與傳統(tǒng)STI工藝進(jìn)行了對(duì)比；結(jié)果顯示：新STI工藝所形成的溝槽側(cè)角更圓滑、divot深度更小、窄溝器件的漏電更小。

圖1 器件二次開(kāi)啟 Id-Vg曲線

2 新型STI隔離技術(shù)關(guān)鍵工藝

在0.35μm以上的集成電路制造工藝中應(yīng)用最廣泛的隔離技術(shù)是LOCOS（Local Oxide Isolate on Silicon，硅局部氧化隔離）技術(shù)[5]，但是由于采用了場(chǎng)氧化工藝，氧化膜的深度以及由于氧化在場(chǎng)區(qū)邊緣的有源區(qū)域上產(chǎn)生的鳥(niǎo)嘴效應(yīng)都限制了這一技術(shù)的進(jìn)一步應(yīng)用；而STI技術(shù)則是為了對(duì)應(yīng) 0.35μm以下的深亞微米工藝而發(fā)展的一種隔離技術(shù)。雖然STI技術(shù)在批量生產(chǎn)中已得到廣泛應(yīng)用，但如何改善STI的形貌以獲得理想的漏電特性，良好的窄溝道效應(yīng)仍有許多工作要做。傳統(tǒng)的STI工藝流程主要包括：氧化和氮化硅生長(zhǎng)、溝槽光刻腐蝕、線性二氧化硅的生長(zhǎng)、HDP（High Density Plasma，高密度等離子體） 二氧化硅生長(zhǎng)、二氧化硅 CMP、Recess（凹處）腐蝕、氮化硅去除等工藝步驟；本次開(kāi)發(fā)的新工藝是在溝槽光刻腐蝕后增加一步 Nitride Pullback，具體流程如圖2 所示。

圖2 新STI工藝流程

雖然在工藝步驟上僅增加了一 步Nitride Pull back，但是會(huì)對(duì)其他工藝造成一些不可忽略的影響。首先，Pullback 是采用濃磷酸對(duì)氮化硅進(jìn)行濕法腐蝕，目標(biāo)是使氮化硅在橫向上縮短一段（即比有源區(qū)窄一點(diǎn)），但是濃磷酸在橫向腐蝕氮化硅的同時(shí)，氮化硅縱向也被腐蝕了（即變薄了），這樣會(huì)直接導(dǎo)致STICMP磨更長(zhǎng)時(shí)間，從而會(huì)使STI上二氧化硅變薄，導(dǎo)致STI臺(tái)階高度（Step Height）變低；其次，Pull back后在STI上有2個(gè)臺(tái)階，這樣會(huì)導(dǎo)致STIHDP 的窗口變小，很容易形成空洞。因此，需要從工藝上去對(duì)這兩點(diǎn)進(jìn)行改善，對(duì)于Step Height的調(diào)節(jié)，我們減少了Recess腐蝕的時(shí)間；對(duì)于STI填充問(wèn)題，我們減小了有源區(qū)的條寬并降低了溝槽的深度。具體工藝變化如表1 所示。通過(guò)以上工藝調(diào)整，STI的 Step Height得到了有效調(diào)節(jié)，STI填充空洞問(wèn)題也得以解決，具體如圖3 所示。

3 物理和電學(xué)特性結(jié)果分析

基于全新的STI工藝，我們對(duì)最終完成的圓片做了解 剖 ， 并進(jìn)行了TEM （Transm ission electron microscope，透射電子顯微鏡）分析，分析發(fā)現(xiàn)：通過(guò)Nitride pullback 工藝，器件的STI 側(cè)角圓滑，divot深度減小，具體如圖4 所示。

表1 工藝更改對(duì)比

圖3 STI有源區(qū)條寬及溝槽深度調(diào)整前后SEM照片

圖4 有無(wú)Nitride pullback工藝STI 物理形貌對(duì)比

采用Nitride pullback工藝后，為了改善STI的填充效果，將STI溝槽深度降低，這樣有可能會(huì)導(dǎo)致STI隔離漏電增大，需要進(jìn)行測(cè)試確認(rèn)，測(cè)試結(jié)構(gòu)及測(cè)試結(jié)果如圖5 所示，結(jié)果顯示：當(dāng)溝槽深度減小 60 nm時(shí)，漏電明顯增大；溝槽深度減小40nm與原溝槽深度無(wú)明顯漏電差異。

圖5 STI隔離驗(yàn)證

為了驗(yàn)證Nitride pull back工藝對(duì)STI側(cè)角寄生效應(yīng)的影響，我們測(cè)量了不同溝道寬度器件的閾值電壓、飽和電流、漏電流等參數(shù)，并作出了閾值電壓和飽和電流隨溝道寬度變化的曲線，對(duì)比了Pullback器件和常規(guī)器件，新器件的反窄溝效應(yīng)明顯減弱，具體如圖6所示。

圖6 器件參數(shù)隨 W(溝道寬度)變化的趨勢(shì)

另外，我們通過(guò) BOX 圖對(duì)比了典型窄溝器件的閾值電壓、飽和電流和漏電流，新窄溝器件的閾值明顯抬高、飽和電流偏低、漏電流明顯偏低，具體如圖7所示。對(duì)于STI隔離的 MOS器件中，溝道兩側(cè)的柵電極覆蓋了部分場(chǎng)氧化層。三維器件模擬表明，由于柵邊緣的電場(chǎng)終止于溝道側(cè)邊，從而使溝道邊緣的電勢(shì)增加。當(dāng)溝道寬度小于3μm時(shí)，邊緣電容在總電容中所占的比例明顯增大，由于邊緣電場(chǎng)，總的有效柵氧層電容 Cox（有效）=CoxWL(1+F/W)，其中F為邊緣因子；這個(gè)F跟STI邊緣的Divot密切相關(guān)，Divot深度越大，F(xiàn)也越大；而我們從Pullback器件和常規(guī)器件STI物理形貌上來(lái)看，最大的差別在于側(cè)角的 Divot深度不一樣，Pullback器件Divot深度明顯小得多，有效柵氧層電容 Cox也就小，因此，相對(duì)于常規(guī)工藝的窄溝器件，Pullback器件的閾值電壓明顯偏大，漏電偏小，反窄溝效應(yīng)明顯減弱。

最后，我們還測(cè)了典型窄溝器件在不同襯偏下的Id-Vg曲線，新 Pullback 器件未出現(xiàn)二次開(kāi)啟現(xiàn)象，說(shuō)明器件的STI側(cè)角圓滑度沒(méi)有問(wèn)題，具體如圖8 所示。

圖7 典型窄溝器件特性

圖8 典型窄溝器件 Id-Vg曲線

4 結(jié)論

本文詳細(xì)介紹了一種全新的STI工藝，并分析了該工藝在開(kāi)發(fā)過(guò)程中的關(guān)鍵技術(shù)點(diǎn)，通過(guò)減小有源區(qū)條寬、減小溝槽深度解決了STI填充空洞的問(wèn)題；通過(guò)調(diào)整 Recess 腐蝕時(shí)間，有效控制了 Step height，采用該工藝完成的器件STI側(cè)角圓滑，divot深度小。

對(duì)比了新舊STI工藝的閾值電壓和飽和電流隨溝道寬度變化的曲線，新工藝器件窄溝器件閾值電壓大、飽和電流小、漏電流低，反窄溝效應(yīng)明顯減弱，并從原理上進(jìn)行了分析。除此之外，還測(cè)試了新工藝器件在不同襯偏情況下的 Id-Vg曲線，確認(rèn)不會(huì)出現(xiàn)二次開(kāi)啟現(xiàn)象。

[1]T Sato，et al.Trench transformation technology using hydrogen annealing for realizing highly reliable device structure w ith thin dielectric films[C].VLSITech Digest, 1998:206-207.

[2]N Shigyo，et al.Three-dimensional analysis of subthreshold swing and transconductance for fully recessed oxide(trench) isolation 1/4-μm-w idth MOSFET’s[J].IEEE Trans Electron Devices VolED-35,1988:945-950.

[3]A Chatterjee，etal.A shallow trench isolation using LOCOS edge for preventing corner effects for 0.25/0.18μmCMOS technologies and beyond[C].IEDM Tech Digest,1996: 829-832.

[4]T Ogura，et al.A shallow trench isolation w ith SiN guard-ring for sub-quarter m icron CMOS technologies[C]. VLSITech Digest,1998:210-211.

[5]C P Chang，et al.A highly manufacturable crner rounding solution for 0.18μmshallow trench isolation[C].IEDM Tech Dig,1997:661-664.

Novel Corner Rounding Process for Shallow Trench Isolation

GU Xiang,XU Haim ing,CHEN Haibo,WU Jianwei
（China Electronics Technology Group Corporation No.58 Research Institute,Wuxi214072,China）

AnewSTI(Shallow Trench Isolation)corner rounding process isproposed.Theprocess removes parts of SIN by wetmethod afterSTIetch and grow s linear oxide.Highly controlled corner rounding radius and small divotdepth is achieved w ithouthigh temperature oxidation process.Thus it is free from defectsand undesirable stress.And now this process is applied to 0.13μmlogic process.The current leakage due to parasitic corner transistors ofSTI structure is effectively reduced and the reverse narrow channel effect is suppressed clearly.

STI;Nitridepullback;divot;reversenarrow channeleffect

TN305

A

1681-1070 （2017） 03-0032-04

顧 祥（1980—），男 ，江蘇鹽 城人，東南大學(xué)碩士，曾先后在華潤(rùn)上華半導(dǎo)體、華虹 NEC 從事工藝集成、器件開(kāi)發(fā)等工作，目前就職于中國(guó)電科集團(tuán)第 58研究所。

2016-10-26