超低溫漂帶隙基準(zhǔn)電壓源設(shè)計(jì)

陸 鋒，葛興杰

（1.江南大學(xué)物聯(lián)網(wǎng)工程學(xué)院，江蘇 無(wú)錫 214122；2.中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214072）

超低溫漂帶隙基準(zhǔn)電壓源設(shè)計(jì)

陸 鋒1,2，葛興杰1

（1.江南大學(xué)物聯(lián)網(wǎng)工程學(xué)院，江蘇 無(wú)錫 214122；2.中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214072）

在對(duì)傳統(tǒng)帶隙基準(zhǔn)電壓源進(jìn)行理論分析的基礎(chǔ)上，結(jié)合當(dāng)前 IC 設(shè)計(jì)中對(duì)基準(zhǔn)電壓源低溫漂、高電源抑制比的要求，設(shè)計(jì)了一種超低溫漂的帶隙基準(zhǔn)電壓源電路。該電路帶有啟動(dòng)電路和高階溫度補(bǔ)償電路。仿真結(jié)果表明，在-55～125 ℃的溫度范圍內(nèi)獲得了 1.65×10-6/℃的溫漂系數(shù)，低頻時(shí)的電源抑制比達(dá)到-62 dB。

高階溫度補(bǔ)償；低溫漂系數(shù)；高電源抑制比

1 引言

基準(zhǔn)電壓源可分為電流模帶隙基準(zhǔn)電壓源[1～2]和電壓模帶隙基準(zhǔn)電壓源。其中帶隙基準(zhǔn)電壓源作為集成電路中的重要組成部分，其性能直接影響整個(gè)電路系統(tǒng)的速度、功耗和穩(wěn)定性。因此，如何設(shè)計(jì)一個(gè)高電源抑制比、低溫漂系數(shù)的高性能帶隙基準(zhǔn)電壓源一直是模擬電路設(shè)計(jì)的關(guān)鍵問(wèn)題之一。由于帶隙基準(zhǔn)能夠?qū)崿F(xiàn)高電源抑制比和低溫漂系數(shù)，因此成為目前性能最佳、應(yīng)用最廣泛的電路設(shè)計(jì)[3]。

本文在分析傳統(tǒng)帶隙基準(zhǔn)結(jié)構(gòu)的基礎(chǔ)上，針對(duì)其輸出電壓溫漂系數(shù)過(guò)大的問(wèn)題，設(shè)計(jì)了一種帶有二階溫度補(bǔ)償結(jié)構(gòu)的帶隙基準(zhǔn)電壓源電路。該電路增加一條由三極管和電阻組成的負(fù)反饋支路，直接對(duì)輸出電壓中隨溫度變化的高階項(xiàng)進(jìn)行補(bǔ)償，有效降低了溫漂工藝，從而進(jìn)一步穩(wěn)定了輸出基準(zhǔn)電壓。

2 電路分析與設(shè)計(jì)

2.1 傳統(tǒng)帶隙基準(zhǔn)電壓源電路

帶隙基準(zhǔn)電壓源設(shè)計(jì)原理是根據(jù)硅材料的帶隙電壓與電源電壓無(wú)關(guān)的性質(zhì)，通過(guò)將兩個(gè)具有相反溫度系數(shù)的電壓進(jìn)行線性結(jié)合即可得到零溫度系數(shù)的基準(zhǔn)電壓[4]。研究發(fā)現(xiàn)2個(gè)雙極三極管工作在不相等的電流密度下，它們的基極-發(fā)射極電壓的差值是與絕對(duì)溫度成正比的。另外，雙極晶體管的基極-發(fā)射極電壓或者說(shuō)PN結(jié)二極管的正向電壓具有負(fù)溫度系數(shù)性質(zhì)。所以利用上述兩種電壓，配以一定的比例即可得到與溫度變化無(wú)關(guān)的電壓基準(zhǔn)。

圖1傳統(tǒng)帶隙基準(zhǔn)電壓源

圖1 所示為傳統(tǒng)的帶隙基準(zhǔn)電壓源電路，由運(yùn)算放大器、電阻和三極管組成。三極管正向?qū)〞r(shí)，電流ID與發(fā)射極-基極電壓VEB之間的關(guān)系可以近似為：

VEB=VTln(ID/IS) （1）

式中，VT是熱電壓，VT=Kt/q，q 為電子電荷量(q= 1.6×10-19C)，k 為波爾茲曼常數(shù) (k=1.38×10-23J/K)；IS為反向飽和電流，IS∝ukTni2，其中，u 為少數(shù)載流子的遷移率，T 為熱力學(xué)溫度，ni為硅的本征載流子濃度。圖1 中運(yùn)算放大器的反饋環(huán)路強(qiáng)制使X點(diǎn)與Y點(diǎn)的電壓相等，電阻 R3上的電壓等于 Q1和 Q2的發(fā)射極-基極電壓差(ΔVBE)，可以得到輸出的帶隙基準(zhǔn)電壓為：

式（2）中，ΔVBE具有正溫度系數(shù)，通過(guò)調(diào)節(jié) R1和R3的阻值大小，可以得到近似零溫度系數(shù)的基準(zhǔn)電壓[5]。

式（2）中的VT=Kt/q，是溫度T的一階線性函數(shù)，當(dāng)溫度變化范圍不大時(shí)，合理分配電阻的值，能得到較好的控制溫漂系數(shù)，但當(dāng)溫度變化范圍比較大時(shí)，VBE中的高階項(xiàng)沒(méi)有得到補(bǔ)償，導(dǎo)致輸出基準(zhǔn)電壓的曲線非線性變化越來(lái)越明顯，所以溫度變化范圍較大時(shí)的仿真結(jié)果并不是特別理想，尤其是在一些對(duì)帶隙基準(zhǔn)要求較高的電路中，傳統(tǒng)的帶隙基準(zhǔn)電壓源電路并不能很好地適應(yīng)[6]。

2.2 改進(jìn)型帶隙基準(zhǔn)電壓源電路

為了補(bǔ)償VBE的高階項(xiàng)系數(shù)，重點(diǎn)改善基準(zhǔn)電壓的溫漂系數(shù)，設(shè)計(jì)一種新型的帶隙基準(zhǔn)電壓源電路，核心電路如圖2所示。

圖2 改進(jìn)型帶隙基準(zhǔn)電壓源電路

改進(jìn)型電路中，M1～M6組成共源共柵結(jié)構(gòu)電流鏡，負(fù)責(zé)給各級(jí)電路提供偏置電流，M 7～M 11 構(gòu)成二級(jí)運(yùn)算放大器，合理設(shè)置各 MOS 管的寬長(zhǎng)比，使運(yùn)算放大器工作在深度負(fù)反饋區(qū)。

當(dāng)不加反饋支路時(shí)的輸出帶隙基準(zhǔn)電壓為：

式（3）中，VBE是負(fù)溫度系數(shù)電壓，且隨著溫度的變化，其溫度曲線呈高階非線性，而VT隨溫度的變化呈線性，直接耦合的結(jié)果在寬溫度范圍波動(dòng)時(shí)，VT的補(bǔ)償作用已不能改善曲線。

增加一條由 Q3和 R5組成的負(fù)反饋支路，三極管Q3基極連接在電阻 R3和 R4之間，電阻 R3和 R4選擇合適的比例，控制 Q3的基極電壓；當(dāng)溫度升高時(shí)，Q3的集電極電流 IC3增大，發(fā)射極電流 IE3必然隨之增大，因而發(fā)射極電阻 R5上的電壓（即發(fā)射極電位）隨之增大；因?yàn)榛鶚O電壓 UBQ受 Q2負(fù)溫度系數(shù)的影響而減小，而 UBE3=UB3-UE3，所以 UBE3勢(shì)必減小，導(dǎo)致基極電流IB減小，IC隨之相應(yīng)減小。結(jié)果，IC隨溫度升高而增大的部分幾乎被 IB減小的部分相抵消，IC幾乎不變。增加密勒電容 C1，改善電路的頻率特性，進(jìn)一步穩(wěn)定輸出的基準(zhǔn)電壓VREF。完整電路如圖3 所示。

增加了啟動(dòng)電路（圖3 中的 start部分），啟動(dòng)時(shí)，M 11 管的柵極接地，直接導(dǎo)通，因此B點(diǎn)的電位升高，導(dǎo)致 M 15 管和 M 16 管導(dǎo)通，電路開(kāi)始正常工作。這時(shí)M 12 的柵極電位被拉低至低電平，M 12 導(dǎo)通，從而 A點(diǎn)電位上升，M 13 和 M 14 管導(dǎo)通；由于 M 13 和 M 11的分壓作用，B 點(diǎn)的電位慢慢下降，合理設(shè)置兩個(gè)管子的寬長(zhǎng)比，控制 B點(diǎn)穩(wěn)定時(shí)的電壓小于 M 15的開(kāi)啟電壓，因此 M 15 將關(guān)斷，啟動(dòng)電路自動(dòng)關(guān)閉，核心電路正常工作。

圖3 改進(jìn)型帶隙基準(zhǔn)電壓源結(jié)構(gòu)圖

3 電路仿真與結(jié)果

設(shè)定基準(zhǔn)源仿真條件為：溫度范圍-55～125℃；電源電壓范圍0～5V。采用上華公司的ST3000工藝庫(kù)進(jìn)行仿真。

圖4 未加補(bǔ)償前的溫漂系數(shù)

圖5 增加補(bǔ)償電路后的溫漂系數(shù)

綜合圖4與圖5的對(duì)比可以看出，未加補(bǔ)償電路前，帶隙基準(zhǔn)電壓總體來(lái)說(shuō)隨著溫度的變化波動(dòng)范圍不大，但在-55～25 ℃之間波動(dòng)較明顯。加補(bǔ)償電路后的輸出基準(zhǔn)電壓曲線明顯得到改善，整個(gè)電路的溫漂系數(shù)為：

當(dāng)輸入電壓在0～5V范圍內(nèi)變化時(shí)，輸出端的帶隙基準(zhǔn)電壓變化情況如圖6所示。

圖6 的曲線表明，當(dāng)電源電壓穩(wěn)定在 1.9V以上時(shí)，輸出的帶隙基準(zhǔn)電壓穩(wěn)定在 1.24V左右，電路可工作電壓范圍比較寬，適合范圍廣泛。

圖7 基準(zhǔn)電壓PSRR

圖7 為改進(jìn)后電路的電源抑制比仿真結(jié)果圖，可以看出在1kHz時(shí)，PSRR 約為-62dB左右，具有很好的電源波動(dòng)抑制能力。

本文設(shè)計(jì)的帶隙基準(zhǔn)電壓源與其他文獻(xiàn)的參數(shù)比較如表1所示。

表1 本文與其他文獻(xiàn)的參數(shù)比較

圖6 基準(zhǔn)電壓隨電源電壓變化情況

4 結(jié)論

CMOS帶隙基準(zhǔn)電壓源由于其自身的綜合優(yōu)勢(shì)，在集成電路中的應(yīng)用極其廣泛，能滿足不同環(huán)境的要求，而且可以保持相對(duì)較低的溫漂系數(shù)和穩(wěn)定的輸出電壓。因此，對(duì)于更高精度、更低溫度系數(shù)的CMOS 帶隙基準(zhǔn)電壓源的研究是非常有意義的。

本文在概述傳統(tǒng)帶隙基準(zhǔn)電壓源設(shè)計(jì)的同時(shí)，設(shè)計(jì)了一種著重于改變CMOS帶隙基準(zhǔn)電壓源溫漂系數(shù)的改進(jìn)電路。從仿真結(jié)果來(lái)看，該電路的溫漂系數(shù)只有 1.65×10-6/℃，具有廣泛的應(yīng)用前景。

[1]孫金中，馮炳軍.一種新型 CMOS 電流模帶隙基準(zhǔn)源的設(shè)計(jì)[J].固體電子學(xué)研究與進(jìn)展，2010，30(4):554-558.

[2]李沛林，楊建紅.一種高精度 BiCMOS 電流模帶隙基準(zhǔn)源[J].現(xiàn)代電子技術(shù)，2010,33(16):202-204.

[3]Wang Hongyi，Lai Xinquan，LIYushan，et al.A Piecewise-Linear Compensated Bandgap Reference[J].Chinese Journal Of Semiconductors，2004，25(7):771-776.

[4]Lai Xinquan，Xu Ziyou，Li Yanm ing，et al.A CMOS Piecewise Curvature-compensated Voltage Reference[J]. M icroelectronics Journal，2009,40(1):39-45.

[5]RAZAVI B.Design of analog CMOS integrated circuits [M].New York:M cGraw-HillCompanies,2001:312-313.

[6]何樂(lè)年，王憶.模擬集成電路設(shè)計(jì)與仿真[M].北京：科學(xué)出版社，2008：198-199.

[7]李連輝，段吉海，張喜.一種低溫漂低功耗帶隙基準(zhǔn)電壓源[J].微電子學(xué)，2016，46（4）.

[8]于全東，楊琦，張國(guó)俊.一種高電源抑制低溫漂帶隙基準(zhǔn)電路設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2016，33（4）.

[9]何榮，呂堅(jiān)，蔣亞?wèn)|.一種低溫漂低功耗的帶隙基準(zhǔn)源的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2009，4（291）.

Design of Ultralow Tem perature Drift Bandgap Reference Voltage Source

LU Feng1，2,GEXingjie1
（1.College of Internet of Things,Jiangnan University,Wuxi214122,China; 2.China Electronics Technology Group Corporation No.58 Research Institute,Wuxi214072,China）

Based on the oretical analysis of traditional bandgap voltage reference,together w ith the combination of the requirements of low temperature driftand high power supply rejection ratio,an ultralow temperature driftbandgap reference voltage source circuit is designed.The circuit consistsofAstarting circuit andAhigh order temperature compensation circuit.The simulation results show that in the temperature range of-55～125 ℃ ,the temperature drift coefficient is 1.65×10-6/℃,and the power supply rejection ratio at low frequency is-62 dB.

high-order temperature compensation;low temperature coefficient;PSRR

TN431

A

1681-1070 （2017） 03-0022-04

陸 鋒（1963—），男，江 蘇 無(wú) 錫人，碩士生導(dǎo)師，研究員級(jí)高級(jí)工程師，現(xiàn)從事集成電路設(shè)計(jì)與測(cè)試技術(shù)研究；

2016-11-1

葛興杰（1989—），男，江蘇泰州人，碩士研究生在讀，主要研究方向?yàn)榧呻娐吩O(shè)計(jì)。