基于PCIe總線的雙路1394B接口模塊設(shè)計與實現(xiàn)

范祥輝，閆海明，史 巖，吳 嬌

（中航工業(yè)計算所，西安 710119）

基于PCIe總線的雙路1394B接口模塊設(shè)計與實現(xiàn)

范祥輝，閆海明，史 巖，吳 嬌

（中航工業(yè)計算所，西安 710119）

為了滿足航電系統(tǒng)中前端傳感器捕獲的圖形圖像數(shù)據(jù)實時傳輸?shù)男枨?，設(shè)計并實現(xiàn)了基于PCIe總線的雙路1394B接口模塊；該模塊通過PCIe接口與主機交互，采用S400β傳輸模式，軟件設(shè)計符合標準OHCI規(guī)范，支持AS5643協(xié)議，異步流包數(shù)據(jù)收發(fā)采用鏈式隊列管理，主機與1394B控制器之間通過DMA操作，實現(xiàn)大數(shù)據(jù)塊的并行處理，兩路1394B相互獨立，顯著提升數(shù)據(jù)傳輸性能；測試驗證結(jié)果表明，該模塊具備帶寬高、可靠性高、CPU資源占用率低等特點，已在某項目獲得成功應用，實現(xiàn)了圖形圖像數(shù)據(jù)的實時傳輸，滿足系統(tǒng)設(shè)計要求，表現(xiàn)出了良好的穩(wěn)定性和適應性，具有實踐應用價值。

1394B總線；異步流消息；鏈式隊列

0 引言

IEEE 1394是為了增強外部多媒體設(shè)備與電腦連接性能而設(shè)計的高速串行總線，傳輸速率可以達到400 Mbps，利用IEEE 1394技術(shù)可以輕易地把電腦和攝像機、高速硬盤、音響設(shè)備等多種多媒體設(shè)備連接。IEEE1394具有高帶寬、低成本、拓撲靈活、支持熱插拔等特點［1－2］。SAE對IEEE1394B－2002協(xié)議進行了擴展和約束，并制定了包括AS5643、AS5643／1、AS5657、AS5706、AS5654、AS5708等多個標準，規(guī)定了應用協(xié)議、測試規(guī)范、電纜特性等，用于指導1394B總線在航空領(lǐng)域的應用。軍用航空領(lǐng)域1394B總線應用模式大致分為兩類，第一類應用于數(shù)據(jù)傳輸要求高可靠、低延遲、確定性、完整性的環(huán)境，如美國JSF戰(zhàn)機飛控系統(tǒng)用1394B作為各子系統(tǒng)互聯(lián)的主總線，第二類應用于航電系統(tǒng)中，利用其高帶寬和實時性高的特點，完成圖形圖像數(shù)據(jù)的實時傳輸。

本文設(shè)計了一種基于PCIe總線的雙路1394B接口模塊，該模塊通過PCIe接口與主機交互，采用S400β傳輸模式，具備帶寬高、成本低、可靠性高、CPU資源占用率低等特點，已在某型航電系統(tǒng)中得到應用，體現(xiàn)了良好的可靠性和適應性，實現(xiàn)了圖形圖像數(shù)據(jù)的實時傳輸。

1 硬件設(shè)計

為了滿足項目需求，總線接口模塊需要提供兩路獨立的1394B總線數(shù)據(jù)收發(fā)功能，且兩路數(shù)據(jù)傳輸需要并行處理，因此，總線接口模塊與主機之間采用PCIe接口進行信息交互，滿足高速數(shù)據(jù)傳輸要求，其硬件架構(gòu)如圖1所示。PCIe轉(zhuǎn)PCI橋?qū)崿F(xiàn)主機PCIe接口與兩路1394B總線控制器PCI接口的轉(zhuǎn)換，單路1394B總線電路由數(shù)據(jù)鏈路層、物理層及變壓器組成。消費領(lǐng)域內(nèi)1394B信號最長傳輸距離為4.5 m，航空應用條件下通過變壓器延長1394B信號傳輸距離，并保證數(shù)據(jù)傳輸?shù)馁|(zhì)量。

1.1 電源電路

1394B接口模塊由5V DC單電源供電，模塊內(nèi)部需要的電源有3.3 V、1.8 V、1.5 V、1.0 V。3.3 V和1.0 V電壓微型降壓式DC／DC電路實現(xiàn)，供電關(guān)系如圖2所示。用于PCIe－to－PCI橋片供電的1.0 V和3.3 V電壓有上電順序要求，要求1.0 V先上電，通過降壓電路RUN／SS管腳上RC電路中的電容來實現(xiàn)調(diào)節(jié)。

圖11394 B接口模塊硬件架構(gòu)框圖

圖21394 B接口模塊供電指示框圖

1.2 時鐘電路

1394B接口模塊的PCIe接口需要100MHz差分時鐘信號，該時鐘是由主機提供，并通過XMC高速連接器輸入給模塊內(nèi)部的PCIe－to－PCI橋片。PCIe－to－PCI橋片經(jīng)過內(nèi)部分頻電路輸出33 MHz PCI接口時鐘，供給兩路1394B鏈路層芯片的PCI接口作為PCI時鐘源。

兩路1394物理層PHY芯片分別需要一個外部的1.8 V的49.152 MHz晶振，來生成1394B基準時鐘，該時鐘驅(qū)動物理層芯片內(nèi)部鎖相環(huán)，以生成所需的基準時鐘，用以控制輸出編碼信息的傳輸。本設(shè)計中需要實現(xiàn)S400β傳輸模式，物理層芯片的BMODE引腳配置為高電平，物理層芯片的PCLK引腳上生成98.304 MHz的時鐘，并提供給鏈路層芯片，以實現(xiàn)兩個器件之間的同步。為了保證時鐘精度，設(shè)計中選用的49.152 MHz晶振的精度小于75ppm，布局時應盡量靠近物理層芯片，對于物理層芯片的PCLK引腳添加20～30歐姆的串聯(lián)電阻來增加阻抗并減少信號的放射。

1.3 鏈路層電路

1394B鏈路層的功能為1394B同步和異步模式提供數(shù)據(jù)包接收、數(shù)據(jù)包傳送、周期收發(fā)控制功能，實現(xiàn)了數(shù)據(jù)包接收確認、定址、數(shù)據(jù)校驗以及數(shù)據(jù)分幀等［4］。鏈路層功能由硬件實現(xiàn)。對于異步傳輸事務，鏈路層提供了事務層和物理層之間的接口，還提供了基于與事務層相同的請求／響應模型的各種服務；對于等時傳輸事務，鏈路層提供等時軟件驅(qū)動程序和物理層間的接口。

1394鏈路層芯片支持PCI、1394B及1394OHCI規(guī)范，它實現(xiàn)了1394B協(xié)議的鏈路層功能，支持S400β傳輸模式。本設(shè)計中，采用該芯片組成總線節(jié)點時，一端通過PCIe－to－PCI橋芯片實現(xiàn)主機PCIe接口到1394B鏈路層芯片PCI接口的協(xié)議轉(zhuǎn)換，通過采用33 MHz／64bit的PCI接口，最大程度地滿足主機接口的高速數(shù)據(jù)存取要求。另一端同1394節(jié)點的物理層芯片連接，將鏈路層信號轉(zhuǎn)變?yōu)槲锢韺优c鏈路層的接口信號。1394B數(shù)據(jù)鏈路層與物理層之間的信號連接方式如圖3所示。

圖3 鏈路層－物理層接口信號示意圖

1.4 物理層電路

1394B物理層電路為1394B總線收發(fā)提供數(shù)據(jù)編碼、譯碼、總線仲裁、數(shù)據(jù)流控制、線纜電源管理等功能。1394B接口模塊設(shè)計中，物理層芯片需保持與同系列其他物理層芯片的兼容性。設(shè)計中通過端口速度和模式配置端口S［5：0］將節(jié)點配置為S400β傳輸模式。該芯片的組成如圖4所示，主要信號的連接關(guān)系如下：物理層晶振輸入引腳連接1.8V供電的49.152 MHz晶振；將芯片的VREG_PD引腳設(shè)置為低電平，以使得物理層芯片外部只需要提供3.3 V單電源供電，芯片所需的1.8 V供電由芯片內(nèi)部的電壓變換電路生成，不需要外部提供；物理層和鏈路層接口信號與鏈路層芯片的相應管腳相連；在3個電纜端口信號和相應的偏置終端需要連接RC終端網(wǎng)絡，以實現(xiàn)與線纜阻抗匹配，減小信號放射，終端網(wǎng)絡的布局應該與TP引腳盡量接近；在1394B物理層端口和模塊連接器之間選用PULSE生產(chǎn)的1394B專用有源變壓器實現(xiàn)隔離耦合，以保證總線的信號品質(zhì)，增強傳輸距離。

圖4 物理層芯片組成框圖

1.5 主機接口電路

主機通過XMC結(jié)構(gòu)的高速連接器與1394B接口模塊進行物理連接，通過PCIe總線接口實現(xiàn)對接口模塊內(nèi)部資源的訪問。主機接口的設(shè)計主要是選用PCIe－to－PCI橋芯片實現(xiàn)主機PCIe接口到1394B鏈路層芯片PCI接口的協(xié)議轉(zhuǎn)換。PCIe接口鏈路采用X1模式，PCIe－to－PCI橋芯片所需的100 MHz差分時鐘是由主機提供并通過XMC高速連接器輸入到模塊內(nèi)部。PCIe－to－PCI橋芯片的PCI信號端配置成33 MHz／64bit模式與1394鏈路層芯片的PCI接口連接，最大程度地滿足主機接口的高速數(shù)據(jù)存取要求。設(shè)計中按照PCIe信號的電氣信號設(shè)計要求，在靠近橋芯片PCIe的發(fā)送引腳上添加AC耦合電容，以消除鏈路兩端兩個設(shè)備之間的DC共模電壓共享需求，使得每個設(shè)備可以使用自己的電源和地來運行，與鏈路另一端的設(shè)備無關(guān)。主機的復位信號PERST＃通過XMC結(jié)構(gòu)的高速連接器與橋芯片的PCIe端的復位管腳相連，兩路1394B設(shè)備（包括物理層和鏈路層芯片）的復位信號都與橋芯片的PCI端的復位信號PCIRST＃相連。當主機發(fā)出復位信號時，會觸發(fā)橋芯片的PCI端的復位信號，從而實現(xiàn)兩路1394B設(shè)備的復位。

2 軟件設(shè)計

1394B接口模塊驅(qū)動軟件基于標準OHCI接口開發(fā)［5］，駐留于主機，運行于Vxworks操作系統(tǒng)之上，為子系統(tǒng)主機提供兩路1394B總線設(shè)備管理、通信管理和中斷處理功能。驅(qū)動軟件為應用層提供訪問控制接口，協(xié)同硬件共同完成1394B總線的通信、管理等流程，為系統(tǒng)提供可靠、高速、實時的1394B異步流數(shù)據(jù)通信能力。

2.1 資源初始化

在使用1394B總線接口模塊前，應對資源進行初始化，主要包括PCIe接口初始化，完成PCIe接口資源配置；工作模式初始化，用于設(shè)定節(jié)點的工作模式，接口可以工作在控制計算機（CC）和遠程節(jié)點（RN）條件下；存儲空間初始化，用于分配主機緩存空間，用于消息環(huán)形緩沖區(qū)資源分配。

2.2 數(shù)據(jù)收發(fā)接口

提供1394B設(shè)備數(shù)據(jù)的發(fā)送和接收功能，能夠根據(jù)主機的實際情況，為用戶提供方便、易用的數(shù)據(jù)傳輸接口，靈活有效的進行數(shù)據(jù)傳輸?shù)目刂坪团渲?，滿足系統(tǒng)在飛行、地面調(diào)試等多種的應用要求，主要包括以下子功能：1）異步流發(fā)送，發(fā)送數(shù)據(jù)應在盡量短的時間內(nèi)上總線，降低發(fā)送延遲；2）異步流接收，接收數(shù)據(jù)應采用環(huán)形緩沖方式進行管理，避免發(fā)送時間抖動引起的消息丟失；3）DMA緩沖區(qū)管理，為了降低CPU資源占用率，減少數(shù)據(jù)發(fā)送時主機的干預時間，采用鏈式隊列發(fā)送方式對緩沖區(qū)進行管理，實現(xiàn)1394B異步流包的自動發(fā)送。

2.3 中斷處理接口

1394B通信軟件提供應用中斷例程處理功能，以提供應用處理部分中斷事件的能力，包括：掛接中斷處理回調(diào)函數(shù)及注銷中斷處理回調(diào)函數(shù)，對數(shù)據(jù)傳輸過程中產(chǎn)生的發(fā)送結(jié)束中斷和總線復位中斷信號進行處理。在中斷處理函數(shù)中，首先對中斷原因進行判斷，包括消息結(jié)束中斷、復位中斷、異常中斷等，需要對每一種中斷情況均進行單獨處理。在處理復位中斷時，需要考慮復位風暴導致的主機死機問題。同時，由于復位函數(shù)的執(zhí)行會打斷CPU正常操作，為了盡可能少地干預CPU正常的處理流程，軟件設(shè)計時，僅在中斷服務程序中置位中斷標志，進行必要的操作，讓中斷服務程序執(zhí)行時間最短，另起任務進行中斷事項的后續(xù)處理。

3 測試驗證

搭建如圖5所示的測試平臺，對1394B總線接口模塊兩路獨立的1394B總線功能、性能進行全面測試，主要包括1394B信號端口測試、物理層寄存器測試、鏈路層寄存器測試、通信測試、功耗測試、總線帶寬測試及CPU負載率測試。

圖5 測試平臺示意圖

為了更真實地模擬實際應用場景，主機將視頻源按照1394B格式分包傳輸，每包有效載荷不大于2048Byte，并將DAP F3810監(jiān)控設(shè)備及視頻采集設(shè)備接入總線，測試結(jié)果見表1所示。測試結(jié)果表明，基于PCIe總線的雙路1394B接口模塊功能和性能均滿足應用要求。

表1 測試結(jié)果統(tǒng)計表

4 結(jié)束語

基于PCIe總線設(shè)計的雙路1394B接口模塊支持S400β工作模式，具有帶寬高、成本低、可靠性高、主機資源占用率低等特點，已成功應用于某型航電系統(tǒng)中，完成圖形圖像信息的實時傳輸，具有良好的實用價值。

［1］劉寶明，蘇培培.基于CPCI總線的IEEE1394接口模塊設(shè)計與應用［J］.計算機測量與控制，2011，19（10）：2504-2506.

［2］辛永利，田 澤.機載UMS系統(tǒng)二余度1394B總線網(wǎng)絡設(shè)計［J］.計算技術(shù)與發(fā)展，2015，3（26）：197-201.

［3］1394b OHCI－Lynx Controller Data Manual［Z］.2006，11.

［4］李世平等編，IEEE－1394（FireWire）系統(tǒng)原理與應用技術(shù)［M］.西安：西安電子科技大學出版社，2004.

［5］1394Open Host Controller Interface Specification［Z］.2000.6.

Design and Implementation of Dual Channel 1394B Interface Module Based on PCIe Bus

Fan Xianghui，Yan Haiming，Shi Yan，Wu Jiao

（AVIC Xi′an Aeronautics Computing Technique Research Institute，Xi′an 710119，China）

In order to meet the needs of the avionics system front－end graphical image sensor to capture real－time data transmission，designed and implemented Dual 1394B bus interface module based on PCIe.The module interacts with the host PCIe interface，using S400β transmission mode，the software design specification standard OHCI support AS5643 protocol to send and receive data using asynchronous stream packet queue management chain between the host controller and 1394B through the DMA operation，and big data parallel processing block，two 1394B independently，significantly improve data transfer performance.Verification test results show that the module has high bandwidth，high reliability，CPU resource consumption rate and other characteristics，have been successfully used in a project，to achieve real－time transmission of graphic image data to meet the design requirements of the system，showing good stability and adaptability，have practical value.

1394B bus；asynchronous stream message；linked queue

1671-4598（2016）08-0165-03

10.16526／j.cnki.11－4762／tp.2016.08.044

：TP334.4

：A

2016-01-28；

：2016-03-11。

航空科學基金項目（2014ZC31002）

范祥輝（1985-），男，安徽人，工學碩士，主要從事機載網(wǎng)絡技術(shù)等方向的研究。