超低功耗集成電路技術(shù)研究

張晨龍

（1.太原理工大學(xué)礦業(yè)工程學(xué)院，山西太原030024；2.中國(guó)人壽保險(xiǎn)公司太原分公司，山西太原030024）

超低功耗集成電路技術(shù)研究

張晨龍1，2

（1.太原理工大學(xué)礦業(yè)工程學(xué)院，山西太原030024；2.中國(guó)人壽保險(xiǎn)公司太原分公司，山西太原030024）

詳細(xì)分析超低功率集成電路的概念及應(yīng)用，對(duì)集成電路超低功耗的發(fā)展進(jìn)行研究，闡述超低功耗集成電路的設(shè)計(jì)原理。

超低功耗；集成電路；技術(shù)研究

引言

集成電路在當(dāng)前電子科技領(lǐng)域不斷發(fā)展的過(guò)程中，所具備的信息處理能力和運(yùn)算速度隨著技術(shù)的發(fā)展越來(lái)越高，然而隨著運(yùn)算速度和強(qiáng)度的增加，功耗也越來(lái)越大，而在集成電路設(shè)備的設(shè)計(jì)過(guò)程中，集成電路的設(shè)計(jì)及運(yùn)用者只能從集成電路的性能和功耗中進(jìn)行二選一或者折中選擇，對(duì)于當(dāng)前集成電路在納米領(lǐng)域的發(fā)展產(chǎn)生了嚴(yán)重的制約，也影響了集成電路的超大規(guī)模集成發(fā)展。由于集成電路功耗降低方面的技術(shù)難題，阻礙了集成電路的繼續(xù)發(fā)展，因此對(duì)該技術(shù)難題的破解是當(dāng)前學(xué)術(shù)界共同研究和探討的問(wèn)題。

1 超低功率集成電路的概念及應(yīng)用分析

1.1 集成電路的概念及應(yīng)用

集成電路（Integrated circuit）是一種運(yùn)用于電子設(shè)備中的微型電子零部件，具體來(lái)說(shuō)就是把整體電路中所需的晶體管、電阻、電感和電容等元件和設(shè)備采用布線的方式進(jìn)行連接，固定在一塊或者多塊介質(zhì)模塊上，成為整體電路中的微型結(jié)構(gòu)，與電路板中的所有元件形成一個(gè)整體，使電子元件可以在體積上更小、功耗更低，可靠性和智能化更優(yōu)越。集成電路是在20世紀(jì)50年代半導(dǎo)體領(lǐng)域中發(fā)展起來(lái)的電路器件，通過(guò)半導(dǎo)體制作工藝，構(gòu)成對(duì)整體電路有著一定功能的半導(dǎo)體元件（如圖1所示）。

集成電路主要運(yùn)用于電路板之中，由于具備體積小、壽命長(zhǎng)、重量小、性能高、成本低等優(yōu)點(diǎn)，可以通過(guò)大規(guī)模批量生產(chǎn)，因此不僅在工業(yè)電子設(shè)備中得到大規(guī)模的使用，而且在計(jì)算機(jī)設(shè)備方面也得到廣泛的應(yīng)用。目前我國(guó)從財(cái)政、資本市場(chǎng)、研發(fā)、進(jìn)出口、人才培養(yǎng)等方面廣泛扶持集成電路產(chǎn)業(yè)的發(fā)展[1]。

圖1 集成電路電器元件示意圖

1.2 集成電路的功耗

功耗是指設(shè)備和器件在運(yùn)行的過(guò)成中輸入和輸出功率之間的差額，簡(jiǎn)而言之就是在設(shè)備與運(yùn)行過(guò)程中功率的損耗，在集成電路中電路的功耗一般是指電子元件在運(yùn)行過(guò)程中通過(guò)散熱、損耗等產(chǎn)生的能源消耗。由于集成電路密集的電子元件排列，對(duì)于功耗的降低是一個(gè)技術(shù)性的難題。

1.3 超低功耗集成電路的概念與技術(shù)

超低功耗集成電路也就是在集成電路的基礎(chǔ)上降低功耗，將整體電路的功耗降至最低。由于集成電路在不斷發(fā)展的過(guò)程中，追求超低功耗、降低電路功耗，需要在集成電路的材料、結(jié)構(gòu)、系統(tǒng)以及功耗之間進(jìn)行選擇和取舍，因此只能盡可能降低集成電路的功耗，超低功耗集成電路只是集成電路功耗方面的一個(gè)相對(duì)概念。

2 集成電路超低功耗的發(fā)展研究

2.1 現(xiàn)有超低功耗集成電路分析

由于集成電路是以密集的電子元件和介質(zhì)模板進(jìn)行連接的，整體結(jié)構(gòu)的密集型導(dǎo)致功耗降低，是一項(xiàng)難以實(shí)現(xiàn)的綜合性工程，不僅僅需要考慮集成電路在硬件材料運(yùn)用方面的散熱功能，而且還要考慮在運(yùn)行中系統(tǒng)之間的耗能。因此在當(dāng)前集成電路的運(yùn)用方面，往往只能根據(jù)需求在電路的性能和功耗方面進(jìn)行權(quán)衡和取舍。因此，超低功耗的集成電路是一個(gè)相對(duì)的概念[2]。

現(xiàn)有的超低功耗集成電路的設(shè)計(jì)一般是依據(jù)CMOS技術(shù)，在集成電路的耗能降低方面，對(duì)集成電路的整體結(jié)構(gòu)和元件分布進(jìn)行合理優(yōu)化，通過(guò)對(duì)系統(tǒng)程序、系統(tǒng)結(jié)構(gòu)、空間分布等方面進(jìn)行綜合調(diào)整和優(yōu)化分配來(lái)降低功耗，但是在集成電路實(shí)際運(yùn)用的過(guò)程中，由于當(dāng)前電子產(chǎn)品和元件的不斷更新?lián)Q代，使得降低功耗的技術(shù)不能達(dá)到當(dāng)前產(chǎn)品技術(shù)的要求，相對(duì)于當(dāng)前高新技術(shù)迅猛發(fā)展的時(shí)期，現(xiàn)有低功耗的集成電路技術(shù)處于比較尷尬的地位。

2.2 降低集成電路功耗研究

隨著電子元件、集成電路技術(shù)的不斷發(fā)展，在納米尺度的發(fā)展空間中，集成電路的設(shè)計(jì)和研發(fā)取得了較大的突破，但是在集成電路的功耗方面問(wèn)題也不斷增加，成為集成電路發(fā)展中的一個(gè)重要技術(shù)難題。降低集成電路的功耗成為集成電路創(chuàng)新和研發(fā)過(guò)程中的一個(gè)重要問(wèn)題。在常規(guī)的集成電路設(shè)計(jì)中，往往通過(guò)超低功耗的設(shè)計(jì)方法，加上合理的元件分布，最大限度地降低集成電路整體功耗。

在當(dāng)前超低功耗集成電路的研究中，主要采用降低集成電路中的電壓，通過(guò)控制電壓減少集成電路運(yùn)行器件的熱量散發(fā)，以此來(lái)降低整體功耗；其次對(duì)集成電路采用柵控技術(shù)，控制集成電路中的元件運(yùn)行，對(duì)于整體系統(tǒng)電路運(yùn)行過(guò)程中的非工作元件實(shí)施休眠控制，減少運(yùn)行所帶來(lái)的功耗。另外還可以對(duì)集成電路的材料進(jìn)行控制，通過(guò)運(yùn)用高科技材料形成有效的多閥值控制技術(shù)，對(duì)動(dòng)態(tài)數(shù)據(jù)進(jìn)行監(jiān)測(cè)和控制，以減少無(wú)用功，有效減少元件的功耗[3]。

3 超低功耗集成電路的設(shè)計(jì)原理

3.1 電路材料的選擇

降低功耗、超低功耗一直是集成電路技術(shù)方面有待突破的難點(diǎn)和重點(diǎn)。集成電路中功耗的降低首先在于集成電路材料的選擇，電路的材料是影響和制約功耗降低的主要原因，在降低功耗的技術(shù)創(chuàng)新中，首要任務(wù)就是嚴(yán)格測(cè)試各類材料的具體功耗，選擇功耗相對(duì)較低的高科技材料在集成電路上予以運(yùn)用，從而有效減少和降低元件功耗。

3.2 內(nèi)部元件的排列

集成電路作為整體電路的一部分，如果要降低整個(gè)電路系統(tǒng)的功耗，那么集成電路每一部分的功耗都要降低。由于集成電路主要的功耗就是以發(fā)熱的形式消耗功的，因此在集成電路內(nèi)部元件的排列方面要采取一定的優(yōu)化措施，降低在各部分元件運(yùn)行過(guò)程中的功耗，以此來(lái)降低整體電路功耗。

3.3 電源硬件的設(shè)計(jì)

集成電路的功耗還體現(xiàn)在電源的控制方面，如果集成電路的電源電壓過(guò)高，那么造成的功耗就會(huì)越大，因此在集成電路工作的過(guò)程中應(yīng)該采用盡可能低的工作電壓。集成電路中芯片的核定電壓是0.85V，緩存電壓也只有0.9V，如果電路中的電壓過(guò)大會(huì)造成不必要的功耗。因此可以通過(guò)對(duì)電源的控制和設(shè)計(jì)來(lái)有效控制輸入電壓，采用額定和動(dòng)態(tài)的電源供電技術(shù)對(duì)電路芯片的電壓進(jìn)行有效控制，以此來(lái)實(shí)現(xiàn)節(jié)能減耗的目標(biāo)。

3.4 系統(tǒng)功耗的控制

集成電路系統(tǒng)功耗的控制主要體現(xiàn)在系統(tǒng)程序的設(shè)計(jì)和運(yùn)用中，通過(guò)對(duì)系統(tǒng)軟件的設(shè)計(jì)和管理，結(jié)合集成電路各部分硬件的設(shè)計(jì)特點(diǎn)，對(duì)程序運(yùn)行過(guò)程中的等待過(guò)程進(jìn)行控制，當(dāng)系統(tǒng)處于非工作狀態(tài)時(shí)，對(duì)各部分電路實(shí)施低功耗的休眠控制模式，以忙時(shí)多用、閑時(shí)休眠、不用關(guān)閉的原則設(shè)計(jì)集成電路的系統(tǒng)控制。

對(duì)元件的控制也可以結(jié)合外部的電源開關(guān)進(jìn)行，通過(guò)開關(guān)控制各部分元件的運(yùn)行與停止。另外在各類設(shè)備對(duì)集成電路的運(yùn)用中，以盡可能多的軟件來(lái)代替硬件也可以有效降低功耗。

4 結(jié)語(yǔ)

在集成電路發(fā)展的過(guò)程中，雖然創(chuàng)新和研發(fā)的速度不斷加快，但是降低功耗是集成電路發(fā)展過(guò)程中的技術(shù)難題。超低功耗集成電路技術(shù)的實(shí)現(xiàn)也是一項(xiàng)長(zhǎng)久的綜合工程，需要考慮對(duì)集成電路的材料選擇和運(yùn)用、電路之間的結(jié)構(gòu)和空間排列、系統(tǒng)功耗的有效控制等多方面進(jìn)行優(yōu)化和完善。隨著當(dāng)前高新技術(shù)的發(fā)展和材料的不斷研發(fā)，超低功耗集成電路的研究和突破還有待進(jìn)步。

[1]郭宏泓.超低功率異步電路設(shè)計(jì)研究[D].鎮(zhèn)江:江蘇大學(xué),2009.

[2]王椿珊.基于低功耗優(yōu)化技術(shù)的16位MCU設(shè)計(jì)[D].西安:西安電子科技大學(xué),2014.

[3]屈熹.低功耗快速相應(yīng)的片上集成LDO研究[D].成都:電子科技大學(xué),2014.

（編輯：賈娟）

Research on Ultra Low Power Integrated Circuit Technology

Zhang Chenlong1,2
(1.School of M ines of Taiyuan University of Technology,Taiyuan Shanxi030024;2.Taiyuan Branch of Chine Life,Taiyuan Shanxi030024)

This paper analyzes the concept and application of low power integrated circuits,and the developmentof integrated circuit of ultra-low power consumption,indicates integrated circuit design principle of ultra-low power consumption.

low power;integrated circuit;technology analysis

TN402

A

2095-0748(2016)16-0027-02

10.16525/j.cnki.14-1362/n.2016.16.11

2016-07-06

張晨龍（1990—），男，山西大同人，畢業(yè)于太原理工大學(xué)物理與光電工程學(xué)院光信息科學(xué)與技術(shù)專業(yè)，現(xiàn)就職于中國(guó)人壽保險(xiǎn)公司太原分公司，主要從事事故勘察定損工作。