一種信令網(wǎng)關(guān)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法

毛少帥，黃 海，況 鵬，王 偉

（國家數(shù)字交換系統(tǒng)工程技術(shù)研究中心 河南 鄭州450000）

一種信令網(wǎng)關(guān)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法

毛少帥，黃 海，況 鵬，王 偉

（國家數(shù)字交換系統(tǒng)工程技術(shù)研究中心 河南 鄭州450000）

為了實(shí)現(xiàn)提高信令網(wǎng)關(guān)處理能力的需求，提出了一種基于MPC8306的信令網(wǎng)關(guān)系統(tǒng)的設(shè)計(jì)方案，并完成系統(tǒng)的軟硬件設(shè)計(jì)。該系統(tǒng)的硬件部分主要由主處理器單元、數(shù)字交換網(wǎng)絡(luò)、邏輯處理單元、接入處理單元四部分組成，軟件部分基于Linux操作系統(tǒng)進(jìn)行開發(fā)編程，能夠?qū)崿F(xiàn)對(duì)E1信號(hào)的時(shí)隙交換和IP域轉(zhuǎn)換功能。實(shí)際應(yīng)用表明，該系統(tǒng)具有操作簡便、適用多種平臺(tái)需求、處理效果良好等特點(diǎn)，達(dá)到了設(shè)計(jì)要求。

信令網(wǎng)關(guān)；交換網(wǎng)絡(luò)；MPC8306；Linux操作系統(tǒng)

IP網(wǎng)絡(luò)因其接入簡單、開放性等特點(diǎn)在全球范圍內(nèi)獲得了快速發(fā)展，而以電路交換為基礎(chǔ)、電話業(yè)務(wù)為主體的PSTN網(wǎng)絡(luò)正在向下一代網(wǎng)絡(luò)進(jìn)行遷移[1]。下一代網(wǎng)絡(luò)的信令及媒體業(yè)務(wù)流在無連接的IP網(wǎng)絡(luò)上傳輸，而PSTN網(wǎng)絡(luò)則是在基于TDM的物理時(shí)隙通道上承載[2]。信令網(wǎng)關(guān)是連接PSTN網(wǎng)與IP網(wǎng)的互聯(lián)互通設(shè)備，用于提供信令映射和代碼轉(zhuǎn)換功能，將電路交換的信令流分組化并在IP網(wǎng)絡(luò)上傳輸，也可以反過來在IP網(wǎng)絡(luò)去往PSTN的方向上執(zhí)行信令的轉(zhuǎn)換功能。信令網(wǎng)關(guān)在PSTN側(cè)采用E1/T1等電路接口，IP網(wǎng)側(cè)采用以太網(wǎng)等分組接口，信令網(wǎng)關(guān)的作用隨著軟交換的深入發(fā)展而不斷改進(jìn)[3]。

目前，網(wǎng)關(guān)系統(tǒng)通常采用一體化設(shè)計(jì)思路，將信號(hào)接入、信令網(wǎng)關(guān)、媒體網(wǎng)關(guān)集為一體，實(shí)現(xiàn)媒體網(wǎng)關(guān)和信令網(wǎng)關(guān)的功能。這種網(wǎng)關(guān)系統(tǒng)通常規(guī)模較大，需要在特定環(huán)境下適用，因此，能夠滿足大型網(wǎng)關(guān)系統(tǒng)的設(shè)計(jì)需求，但是在接入規(guī)模小，靈活性要求高的環(huán)境下，該網(wǎng)關(guān)系統(tǒng)的弊端便顯現(xiàn)出來[4]。為了達(dá)到靈活高效的目的，提出并設(shè)計(jì)了一種高集成、靈活的小型信令網(wǎng)關(guān)系統(tǒng)，支持基于時(shí)域的數(shù)字交換網(wǎng)絡(luò)功能，同時(shí)提高系統(tǒng)的信令處理能力。

1 系統(tǒng)設(shè)計(jì)

該信令網(wǎng)關(guān)系統(tǒng)設(shè)計(jì)結(jié)構(gòu)圖如圖1所示，信令信號(hào)通過E1接口接入，經(jīng)過初步電路處理后，將穩(wěn)定的信令消息傳輸?shù)絇M4354，完成信令的成幀/解幀功能，將2M信令合成為8M的串行通信總線（serial telecom bus，ST-BUS），交付給數(shù)字交換網(wǎng)絡(luò)，完成256*256的時(shí)分交換功能，處理后的信令數(shù)據(jù)通過HDLC鏈路接入主處理器MPC8306，完成由時(shí)域到IP域的數(shù)據(jù)轉(zhuǎn)換；最終，將信令消息封裝為以太網(wǎng)數(shù)據(jù)幀，通過業(yè)務(wù)網(wǎng)口輸出。

圖1 系統(tǒng)結(jié)構(gòu)圖

2 系統(tǒng)硬件設(shè)計(jì)

2.1 E1接入處理單元

E1接口的實(shí)現(xiàn)，需要一片PM4354 COMETTM-QUAD進(jìn)行E1映射，該芯片具有以下特點(diǎn)：

1）集成4個(gè)E1/T1成幀器和線路接口；

2）每一路均可通過軟件的選擇工作方式：E1、T1；

3）提供可數(shù)字編程的脈沖模板和線路匹配；

4）提供時(shí)鐘恢復(fù)、接收均衡和線路性能監(jiān)控功能；

5）提供HDB3和AMI線路的編碼和解碼方法[5]。

本單元中PM4354可完成對(duì)128個(gè)時(shí)隙的端口交換，實(shí)現(xiàn)E1的線路匹配/碼型轉(zhuǎn)換、成幀/解幀功能，并且提供E1線路的時(shí)鐘恢復(fù)功能。最終將4條2M的E1信號(hào)轉(zhuǎn)換為1條8M的Telecom鏈路信號(hào)，交付到數(shù)字交換網(wǎng)絡(luò)進(jìn)行下一步處理。

2.2 數(shù)字交換網(wǎng)絡(luò)

數(shù)字交換網(wǎng)絡(luò)采用Altera公司的Cyclone V系列FPGA實(shí)現(xiàn)，該芯片的開發(fā)采用TSMC的28-nm低功耗（28LP）工藝，能夠滿低功耗、低成本應(yīng)用的需求[6]。Cyclone V FPGA提供功耗最低的串行收發(fā)器，每個(gè)通道在5 Gbps時(shí)功耗只有88-mW，處理性能高達(dá)4000MIPS，而功耗低于1.8 W。此外，該系列集成了豐富的硬核知識(shí)產(chǎn)權(quán)模塊，能夠支持400 MHz DDR3和PCI Express Gen2硬核IP模塊的多功能硬核存儲(chǔ)器控制器，可有效降低系統(tǒng)成本和功耗，縮短設(shè)計(jì)時(shí)間，突出產(chǎn)品優(yōu)勢(shì)[7]。

電路交換可分為時(shí)分交換、空分交換和混合模式[8]。本單元采用時(shí)分交換方式，它把時(shí)間劃分為若干互不重疊的時(shí)隙，由不同的時(shí)隙建立不同的子信道，通過時(shí)隙交換網(wǎng)絡(luò)完成話音的時(shí)隙搬移，從而實(shí)現(xiàn)入線和出線間話音交換的一種交換方式[9]。目前專用的時(shí)隙交換網(wǎng)絡(luò)專用芯片種類繁多，但是該類芯片的交換網(wǎng)絡(luò)容量相對(duì)固定，不利于擴(kuò)展[10]，因此，本模塊利用FPGA的靈活性，提出了一種容量可擴(kuò)展的256*256的數(shù)字交換網(wǎng)絡(luò)，以滿足系統(tǒng)設(shè)計(jì)需求。

本單元采用模塊化設(shè)計(jì)，整個(gè)單元分為3個(gè)模塊：控制模塊、交換模塊、接口模塊，其中業(yè)務(wù)模塊數(shù)量可以根據(jù)實(shí)際需要進(jìn)行配置?？刂颇K提供對(duì)交換網(wǎng)絡(luò)的初始配置信息，并下發(fā)時(shí)隙交換的控制命令。交換模塊是本單元的核心，提供256*256的交換容量，其輸入信號(hào)為8 M帶寬。業(yè)務(wù)模塊主要提供業(yè)務(wù)接口信號(hào)轉(zhuǎn)換功能，由于E1信號(hào)的帶寬為2 M，因此在接入交換模塊之前需要經(jīng)過2 M到8 M的轉(zhuǎn)換。系統(tǒng)原理框圖如圖2所示。

圖2 數(shù)字交換網(wǎng)絡(luò)實(shí)現(xiàn)原理

每條E1信號(hào)包含32個(gè)時(shí)隙，4條E1接口合成一條8 M的ST-BUS，因此每條ST-BUS中包含128個(gè)時(shí)隙；主處理器MPC8306可提供兩條HDLC鏈路，共64個(gè)時(shí)隙，合成一條ST-BUS。因此，交換模塊最少需要實(shí)現(xiàn)2條ST-BUS之間的任意交換，由此可以得出交換模塊的最小交換空間為256*256。

2.3 主控單元

主控單元采用 Freescale的 PowerPC嵌入式處理器MPC8306，該處理器內(nèi)核是一種基于RISC（精簡指令集計(jì)算）結(jié)構(gòu)的微處理器，因此代碼執(zhí)行效率高[11]。另一方面，PowerPC嵌入式處理器并不僅僅是普通意義上的CPU，而是一種融合了多種接口和功能的集成微處理器，并且它本身是一種可擴(kuò)展的體系結(jié)構(gòu)，因此可適用于從低成本嵌入式解決方案到高性能的計(jì)算設(shè)備[12]。該芯片具有以下性能特點(diǎn)：

1）運(yùn)行頻率高達(dá)266 MHz的e300內(nèi)核；

2）單RISC QUICC Engine通信模塊；

3）16位DDR2內(nèi)存控制器，運(yùn)行頻率高達(dá)266 MHz；

4）外設(shè)接口，如16位/66 MHz本地總線接口、USB2.0（高速）、x4CAN、x4UART、增強(qiáng)型SDHC控制器、支持3個(gè)快速以太網(wǎng)、2個(gè)HDLC端口、IEEE1588的5個(gè)統(tǒng)一通信協(xié)議[13]。

MPC8306可實(shí)現(xiàn)對(duì)整個(gè)系統(tǒng)的控制，其控制信號(hào)通過CPLD扇出后，再連接至各個(gè)具體外圍設(shè)備；總線經(jīng)過解復(fù)用后，由于外掛設(shè)備較多，因此將Local Bus分解為兩套總線，分別對(duì)不用外設(shè)進(jìn)行訪問；其內(nèi)存運(yùn)行空間為128 M，能夠滿足CPU的內(nèi)存需求。

2.4 邏輯處理單元

邏輯處理單元采用Altera公司的MAX V系列CPLD實(shí)現(xiàn)，該芯片具有以下特點(diǎn)：

1）延長了電池使用壽命，靜態(tài)功耗低至45 μW；

2）只需要一路供電電壓（Vcc-core），同時(shí)也降低了材料表（BOM）成本；

3）采用成熟的低成本晶片制造工藝，MAX V CPLD利用了成熟的體系結(jié)構(gòu)，同時(shí)實(shí)現(xiàn)了可靠的功能；

4）數(shù)字PLL（DPLL），靈活的實(shí)現(xiàn)了需要頻率相乘或者移相的設(shè)計(jì)；

5）用戶閃存和嵌入式閃存，為關(guān)鍵系統(tǒng)信息提供非易失存儲(chǔ)器[14]。

本單元主要實(shí)現(xiàn)如下功能：

Local Bus解復(fù)用模塊，由于MPC8306的數(shù)據(jù)線和地址線的低16位復(fù)用，因此，需要設(shè)計(jì)解復(fù)用模塊，協(xié)助主處理器對(duì)外設(shè)的訪問；總線測(cè)試模塊，在總線模式設(shè)置過程中，驗(yàn)證總線訪問方式的正確性；看門狗定時(shí)器，在系統(tǒng)軟件發(fā)生故障時(shí)，可有效將主處理器復(fù)位，防止系統(tǒng)陷入死鎖狀態(tài)；分配地址空間，針對(duì)不同的外設(shè)分配不同的訪問空間，確保系統(tǒng)能夠正常有序運(yùn)行；控制信號(hào)扇出，由于主處理器訪問外設(shè)過多，為防止其驅(qū)動(dòng)能力降低，并且減少PCB布線時(shí)分支太多而造成的不必要干擾，因此，在CPLD中將控制信號(hào)分解，提高抗干擾能力。

圖3 MPC8306結(jié)構(gòu)框圖

3 系統(tǒng)軟件設(shè)計(jì)

軟件平臺(tái)采用Linux實(shí)時(shí)操作系統(tǒng)，具有很好的可移植性，可以用于絕大多數(shù)的微處理器[15]。應(yīng)用時(shí)將其編譯成一個(gè)庫，與應(yīng)用程序鏈接，生成的目標(biāo)代碼存于Program Flash中。其程序流程圖如圖4所示。

圖4 程序流程圖

4 系統(tǒng)測(cè)試

系統(tǒng)上電后，從CPLD中讀取復(fù)位源配置字CFG_RESET_ SOURCE［0:3］，根據(jù)配置內(nèi)容從Boot Flash中讀取 64字節(jié)配置字[16]，設(shè)置復(fù)位配置字寄存器RCWLR、RCWHR；讀取Boot Flash中的引導(dǎo)程序，然后依次加載Program Flash中操作系統(tǒng)、外圍設(shè)備驅(qū)動(dòng)程序，全部完成后，系統(tǒng)處于正常運(yùn)行狀態(tài)。

首先進(jìn)行自環(huán)測(cè)試，將0、1路E1互相回環(huán)，2、3路E1互相回環(huán)，加載測(cè)試程序[17]，通過串口在PC端查看信號(hào)發(fā)送接收狀態(tài)，若均顯示成功，則表明自環(huán)成功。

其次，將外部E1信號(hào)依次通過0、1、2、3路接口接入本系統(tǒng)中，通過串口在PC端查看信號(hào)發(fā)送接受狀態(tài)，若均顯示成功，則表明本系統(tǒng)能夠滿足試驗(yàn)需求。

5 結(jié) 論

該信令網(wǎng)關(guān)系統(tǒng)采用成本低廉的主處理器MPC8306和FPGA作為硬件平臺(tái)[18]，采用基于Linux的操作系統(tǒng)進(jìn)行軟件開發(fā)，具有開發(fā)方便、可移植性強(qiáng)、性能高效等優(yōu)點(diǎn)。通過試驗(yàn)表明，本系統(tǒng)在實(shí)際應(yīng)用中能夠滿足多種平臺(tái)需求，信令處理能力顯著提高，取得了很好的應(yīng)用效果。

[1]姜先貴，符剛，馬瑞濤，等.PSTN長途話務(wù)向IMS遷移問題研究[J].電信技術(shù)，2015，15（1）:79-80.

[2]薛燁.PSTN網(wǎng)絡(luò)演進(jìn)分析[J].中國電子商務(wù)，2014，10（5）: 22-25.

[3]吳群，孫昕.TETRA數(shù)字集群信令網(wǎng)關(guān)的研究與實(shí)現(xiàn)[J].計(jì)算機(jī)技術(shù)與發(fā)展，2014，5（6）:32-34.

[4]王瑾.軟交換架構(gòu)下語音交換網(wǎng)絡(luò)的規(guī)劃設(shè)計(jì)與分析[D].山東:山東大學(xué)，2014.

[5]PMC-sierra.PM4354 COMETTM-QUAD Four Channel Combined E1/T1/J1 Transceiver Framer[M].2008.

[6]Altera.Cyclone V Device Overview[M].2015.

[7]Altera.Cyclone V Hard Processor System Technical Reference Manual[M].2014.

[8]吳洪坤，付小娟.基于FPGA進(jìn)行時(shí)隙交換網(wǎng)絡(luò)設(shè)計(jì)[J].經(jīng)驗(yàn)與交流，2010，15（5）:26-28.

[9]葉敏.程控?cái)?shù)字交換與交換網(wǎng)[M].北京:北京郵電大學(xué)出版社，2003.

[10]何贊園，王凱，吉立新，等.電路交換域數(shù)據(jù)采集系統(tǒng)的FPGA設(shè)計(jì)[J].電訊技術(shù)，2014，54（11）:1554-1559.

[11]Freescale.MPC8306 Power QUICC II Pro Integrated Communications Processor Family Hardware Specifications（REV 3）[M].2014，12.

[12]Freescale.MPC8306 and MPC8306S Power QUICC II Pro Processors[M].2013.

[13]Freescale.飛思卡爾成為敏感的網(wǎng)絡(luò)和工業(yè)應(yīng)用退出新處理器[J].電子產(chǎn)品世界，2010，16（3）:44-46.

[14]Altera.MAX V Device Handbook[M].2011，5.

[15]孫振華，高傳發(fā)，任華鋒，等.基于 MPC8306處理器的觸摸屏驅(qū)動(dòng)優(yōu)化設(shè)計(jì)[J].信息技術(shù)，2012，6（7）:21-23.

[16]袁江偉，石祥建.一種適用于變頻器低電壓穿越電源的三重Boost電路仿真及實(shí)驗(yàn)分析[J].供用電，2016（3）：68-75.

[17]劉一田,孔震,李萌.Web應(yīng)用中故障檢測(cè)機(jī)制的研究與改進(jìn)[J].陜西電力，2012（11）：66-69.

[18]李軍浩，胡泉偉，吳磊，等.極化/去極化電流測(cè)試技術(shù)的仿真研究[J].陜西電力，2011（4）：1-5.

Design and implementation method of a signaling gateway system

MAO Shao-shuai，HUANG Hai，KUANG Peng，WANG Wei
（National Digital Switching System Engineering Technology Research Center，Zhengzhou 450000，China）

In order to improve the processing capacity of the signaling gateway，a design scheme of the signaling gateway system based on MPC8306 is proposed，and the software and hardware design of the system is completed.The system hardware is composed of four parts，the main processor unit，the digital switching network，the logic processing unit，and the access processing unit.The software part is based on the Linux operating system to develop the programming，which can realize the time slot exchange and IP domain switching function of the E1 signal.The practical application shows that the system hastheadvantagesofsimpleoperation，suitableformanykindsofplatform requirements，goodtreatmenteffectand soon.

signaling gateway；switching network；MPC8306；Linux operating system

TN02

A

1674－6236（2016）24-0180-03

2015-12-09 稿件編號(hào)：201512107

毛少帥（1989—），男，河南洛陽人，碩士。研究方向：通信電子系統(tǒng)。