一種帶有失調(diào)消除電路的帶隙基準(zhǔn)設(shè)計(jì)

許圣全，張　帥

（1.西安電子科技大學(xué)，西安 710071；2.中國(guó)電子科技集團(tuán)公司第32研究所，上海 200233）

一種帶有失調(diào)消除電路的帶隙基準(zhǔn)設(shè)計(jì)

許圣全1,2，張帥2

（1.西安電子科技大學(xué)，西安 710071；2.中國(guó)電子科技集團(tuán)公司第32研究所，上海 200233）

設(shè)計(jì)一種帶有消除失調(diào)電壓的帶隙基準(zhǔn)源。采用NEC的0.35 μm 2P2M標(biāo)準(zhǔn)CMOS工藝，在Cadence Spectre環(huán)境下進(jìn)行設(shè)計(jì)和仿真。該電路比傳統(tǒng)的帶隙基準(zhǔn)電路具有更高的精度和穩(wěn)定性。帶隙基準(zhǔn)的輸出電壓為1.274 V，在3～6 V的電源電壓范圍內(nèi)基準(zhǔn)電壓隨輸入電壓的最大偏移為0.4 mV；在-55～125℃的溫度范圍內(nèi)，基準(zhǔn)電壓隨溫度的變化為4 mV，產(chǎn)生的偏置電流基本上不受電源電壓的影響，而與溫度成線性關(guān)系。該電路以增加芯片功耗和面積為代價(jià)，消除失調(diào)電壓對(duì)電路的影響?；鶞?zhǔn)電壓電源抑制比可達(dá)到85 dB。

帶隙基準(zhǔn)；失調(diào)電壓；電源抑制比；溫度系數(shù)；CMOS

1　引言

基準(zhǔn)電壓源是模擬集成電路中一個(gè)非常重要的單元模塊。它可以在不同溫度及電源電壓變化的環(huán)境中提供比較穩(wěn)定的參考電壓，因此廣泛應(yīng)用于各種模擬集成電路中，例如鎖相環(huán)（PLL）、A/D或D/A轉(zhuǎn)換器、高精度比較器等等?；鶞?zhǔn)電壓源的精度直接決定了整個(gè)系統(tǒng)的精度。

帶隙基準(zhǔn)電路（bandgap reference circuit）是目前普遍使用的基準(zhǔn)電壓產(chǎn)生電路。由于帶隙基準(zhǔn)電壓源能夠?qū)崿F(xiàn)高電源抑制比和低溫度系數(shù)，我們就能得到低溫漂的輸出電壓。傳統(tǒng)的帶隙基準(zhǔn)電路設(shè)計(jì)中都會(huì)利用到運(yùn)算放大器,由于運(yùn)算放大器存在失調(diào)電壓（Vos），放大器的失調(diào)電壓會(huì)影響到帶隙基準(zhǔn)的精度，從而影響帶隙基準(zhǔn)的輸出結(jié)果。要想進(jìn)一步提高帶隙基準(zhǔn)的精度,必須對(duì)電路結(jié)構(gòu)進(jìn)行改進(jìn)，盡量消除失調(diào)電壓[4]。本文設(shè)計(jì)了一種帶有消除失調(diào)電壓電路的帶隙基準(zhǔn)，雖然芯片的面積和功耗有所增加，但是這種帶隙基準(zhǔn)能夠產(chǎn)生更加穩(wěn)定的基準(zhǔn)電壓。

2　帶隙基準(zhǔn)的基本原理

圖1　傳統(tǒng)的帶隙基準(zhǔn)電路原理圖

帶隙基準(zhǔn)的基本原理是根據(jù)半導(dǎo)體材料的帶隙電壓與溫度無(wú)關(guān)的特性，晶體管的Vbe具有負(fù)溫度系數(shù)即與絕對(duì)溫度成反比，而2個(gè)雙極晶體管工作在不相等的電流密度下，那么它們的Vbe的差值就具有正溫度系數(shù)即與絕對(duì)溫度成正比，利用這2個(gè)正負(fù)溫度系數(shù)的電壓相互抵消，就可以實(shí)現(xiàn)與溫度無(wú)關(guān)的基準(zhǔn)電壓。雙極型晶體管提供發(fā)射極偏壓VBE；兩個(gè)雙極晶體管之間的發(fā)射極偏壓差ΔVBE產(chǎn)生VT，通過(guò)電阻網(wǎng)絡(luò)可以將VT放大一定的倍數(shù)α，最終將VBE和VT兩個(gè)電壓相加，即VREF=VBE+αVT，α只要選擇合適的值使兩個(gè)電壓的溫度漂移相互抵消，從而得到零溫漂的基準(zhǔn)電壓[1]。

圖1是帶隙基準(zhǔn)電路的示意圖，通過(guò)這個(gè)示意圖我們可以推導(dǎo)出基準(zhǔn)電壓的公式。一般雙極晶體管電流和電壓的關(guān)系為：

式（3）中VT=KT/q為熱電壓，K為波爾茲曼常數(shù)，q為電荷量。

在圖1中Q1、Q2以及電阻網(wǎng)路R1、R2和R3構(gòu)成了帶隙基準(zhǔn)電壓產(chǎn)生器，放大器OP為反饋電路，保證A和B點(diǎn)的電位相等。

根據(jù)運(yùn)算放大器的性質(zhì)可以知道：

根據(jù)式（3），可以得到：

式（5）中，AE1和AE2分別是Q1和Q2管子的發(fā)射區(qū)面積。它們的比值為1∶N。

由于A、B兩點(diǎn)的電位相等，即VA=VB，那么，I1R1=I2R2，將它代入式（5），可以得到：

于是，

從以上公式可以得出：

從式（9）中，我們可以看出基準(zhǔn)電壓VREF只與雙極晶體管的PN結(jié)的正向壓降、電阻比值以及Q1、Q2的發(fā)射極的面積比值有關(guān)。VBE具有負(fù)溫度系數(shù)，VT具有正溫度系數(shù)，通過(guò)設(shè)置合適的比值，就能夠使二項(xiàng)之和在某一溫度下達(dá)到零溫度系數(shù)，從而得到具有比較好的溫度特性的基準(zhǔn)電壓。

3　消除失調(diào)電路的帶隙基準(zhǔn)電路

設(shè)計(jì)的帶隙基準(zhǔn)電路的實(shí)際電路圖如圖2所示。

圖2　帶隙基準(zhǔn)的實(shí)際電路圖

雙極晶體管Q1、Q2，電阻R1、R2、R3及運(yùn)算放大器OP構(gòu)成帶隙基準(zhǔn)的核心電路。運(yùn)算放大器OP采用折疊式共源共柵（cascode）結(jié)構(gòu)，M7和M8是差分輸入級(jí)，M9、M10、M11和M12是有源負(fù)載，M1、M2、M3、M4、M5和M6是共源共柵結(jié)構(gòu)的電流偏置。采用cascode結(jié)構(gòu)是因?yàn)樵摻Y(jié)構(gòu)具有高輸出阻抗和高穩(wěn)定性。M18和M19是兩個(gè)使能MOS管，決定著電路是否工作。

（1）使能控制

EN為高電平時(shí)，使能有效。EN高電平時(shí)，M18和M19導(dǎo)通，整個(gè)電路的有源負(fù)載被截止，電路無(wú)法正常工作。為了防止晶體管Q1、Q2在未上電時(shí)存有能量?jī)?chǔ)存，EN高電平時(shí)，M18會(huì)把VREF的電壓“拉到”為0，整個(gè)電路完全關(guān)斷。EN為低電平時(shí)，使能MOS管截止無(wú)效，電路能夠正常工作。

（2）消除失調(diào)電壓電路

一個(gè)理想的運(yùn)算放大器，當(dāng)Vin=0時(shí)，Vout=0；但是由于失配情況的存在，Vout≠0，我們說(shuō)電路存在一個(gè)失調(diào)電壓Vos。帶隙基準(zhǔn)電壓的最大誤差來(lái)自運(yùn)算放大器OP的失調(diào)電壓（Vos），我們通過(guò)增加“輔助”放大器來(lái)消除放大器的失調(diào)，具體示意圖見圖3。

圖3　消除失調(diào)“輔助”放大器示意圖

從圖3所示的結(jié)構(gòu)中可以看出，圖中“輔助”放大器Aaux對(duì)存儲(chǔ)在C1和C2上的差分電壓V1進(jìn)行放大，并且從A1的輸出中減去該結(jié)果。如果Vos×A1=V1× Aaux，那么Vin=0時(shí)，Vout=0，電路就避免了失調(diào)[1]。電壓V1可以由圖4產(chǎn)生。如果電路開始只有開關(guān)S1和S2導(dǎo)通，從而得到Vout=Vos×A1×A2；當(dāng)開關(guān)S3和S4也導(dǎo)通時(shí)A2和Aaux處于一個(gè)負(fù)反饋環(huán)路，那么Vout=Vos× A1×A2/(A2×Aaux)=Vos×A1/Aaux。那么Aaux的輸出電壓為（Vos×A1/Aaux）×Aaux=Vos×A1，這樣就可以得到電容C1和C2上的電壓，就是圖3中所需要的V1。

根據(jù)以上消除失調(diào)電壓的結(jié)構(gòu)原理，結(jié)合電路的實(shí)際情況，我們采用增加一個(gè)“輔助”放大器來(lái)隔離信號(hào)通路與失調(diào)存儲(chǔ)電容，從而來(lái)消除放大器的失調(diào)。考慮到“輔助”放大器也會(huì)失調(diào)。我們?cè)凇拜o助”放大器中又嵌套一個(gè)放大器來(lái)消除“輔助”放大器的失調(diào)。具體的電路示意圖見圖5。

圖4　消除失調(diào)電壓的電路結(jié)構(gòu)圖

圖5消除失調(diào)電壓的實(shí)際電路示意圖

圖5中每一個(gè)Gm級(jí)都是一個(gè)簡(jiǎn)單的差動(dòng)對(duì)，R級(jí)表示一個(gè)跨阻放大器，這樣為了克服在高速運(yùn)放信號(hào)通路上，不希望存在兩個(gè)電壓增益級(jí)。具體的電路實(shí)現(xiàn)見圖6。

從圖6中我們可以看出，M1～M14是電路的電流偏置；M15～M20、M33和M34是控制管，作為開關(guān)使用，信號(hào)SW1和SW2是它們的控制信號(hào)；M21和M22、M23和M24、M25和M26是3組差動(dòng)對(duì)，構(gòu)成Gm級(jí)；M7、M8和M31，M9、M10和M32構(gòu)成了R級(jí)。

4　電路模擬仿真結(jié)果

本設(shè)計(jì)采用華宏NEC的0.35 μm標(biāo)準(zhǔn)CMOS工藝模型庫(kù)，在cadence的spectre下進(jìn)行仿真。在溫度-55～125℃下進(jìn)行DC掃描，可以得到基準(zhǔn)電壓的變化情況，具體見圖7。

從圖7中我們可以看出，帶隙基準(zhǔn)電壓值在1.274V左右。溫度在-55～125℃下，基準(zhǔn)電壓的變化為4 mV，即1.275 V-1.271 V=0.004 V，因此其溫度系數(shù)為22× 10-6V/℃。

圖6　消除失調(diào)電壓的實(shí)際電路圖

圖7　基準(zhǔn)電壓在-55～125℃溫度范圍內(nèi)的仿真結(jié)果

圖8在溫度-55～125℃下電壓3～6 V仿真結(jié)果

圖8給出了電源電壓VDD分別在3 V、4 V、5 V、6 V的情況下，在溫度-55～125℃下基準(zhǔn)電壓的溫度特性仿真結(jié)果。從圖中可以看出在3～6 V的電源電壓范圍內(nèi)，基準(zhǔn)電壓的輸出為1.274 V?；鶞?zhǔn)電壓隨著電源電壓變化的最大偏移僅為0.4 mV。

本文通過(guò)增加”輔助”放大器來(lái)消除放大器的失調(diào)電壓，為了消除失調(diào)電壓對(duì)電路的影響，犧牲了芯片的功耗和面積。圖9為該電路的電流仿真圖，電源電壓在5 V的情況下，該電路的電流達(dá)到450.4 μA，因此該芯片的功耗達(dá)到2.25 mW。

圖9　5 V電源下電路的電流仿真結(jié)果

電源電壓抑制比指在規(guī)定輸入電壓范圍內(nèi)輸出電壓的變化，是衡量電源噪聲抑制能力的重要參數(shù)。運(yùn)放的增益越高，電路的電源抑制比越大，電源噪聲對(duì)電路的影響越小，基準(zhǔn)的輸出精度也會(huì)越高。圖10為輸出基準(zhǔn)電壓的PSRR響應(yīng)曲線。從圖中頻率響應(yīng)曲線上看，該電路具有較高的電源電壓抑制比（85 dB），具有較好的電源電壓抑制特性。

圖10　輸出電壓的PSRR頻率響應(yīng)曲線

5　結(jié)論

本文在分析典型的帶隙基準(zhǔn)原理的基礎(chǔ)之上設(shè)計(jì)了一種帶有消除失調(diào)電壓功能的帶隙基準(zhǔn)源。該帶隙基準(zhǔn)源消除了由于失調(diào)電壓對(duì)輸出電壓的影響，提高了輸出電壓的穩(wěn)定度。仿真結(jié)果表明該電路工作在5 V電源電壓時(shí)，在-55～125℃溫度范圍內(nèi)能夠提供1.274 V的穩(wěn)定基準(zhǔn)電壓輸出。此帶隙基準(zhǔn)電路由于功耗和面積的原因，可以被應(yīng)用到一些特殊場(chǎng)合的模擬電路中，具有一定范圍的應(yīng)用前景。

[1]RAZAVI B.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦,程軍,張瑞智,等譯．第一版．西安：西安交通大學(xué)出版，2003：312-315.

[2]Phillip E Allen,Douglas R Holberg.CMOS analog circuit design[M].Oxford University Press,Inc,2002:153-157.

[3]汪寧，魏同立.一種具有高電源抑制比的低功耗CMOS帶隙基準(zhǔn)電壓源[J].微電子學(xué)，2004，34（3）：330-333.

[4]鄒勤麗，湯燁.一種低功耗無(wú)運(yùn)放的帶隙基準(zhǔn)電壓源設(shè)計(jì)[J].電子與封裝，2015，15（2）:22-24.

[5]BOOKS T,WESTWIK A L.A low-power differential CMOS bandgap reference[C].IEEE Int Sol Sta Circ Conf. Presidio.1994:248-250.

[6]THAM K M,NAGARAJ K.A low supply voltage high PSRR voltage reference in CMOS process[J].IEEE J Sol Sta Circ,1995,30(5):586-590.

A Design of Bandgap Voltage Reference Circuit with Offset Voltage Elimination Function

XU Shengquan1,2,ZHANG Shuai2
（1.Xidian University，Xi'an 710071,China; 2.China Electronics Technology Group Corporation No.32 Research Institute,Shanghai 200233,China）

The paper presents a design of a bandgap voltage reference with offset voltage elimination function.The circuit is of NEC 0.35 μm 2P2M standard CMOS and is designed and simulated in Cadence Spectre environment.The bandgap voltage reference is of higher precision and stability.The output of the bandgap voltage is 1.274 V,the greatest skew of reference voltage to input is 0.4 mV in the power supply ranging from 3 V to 6 V.The greatest skew of reference voltage to temperature is about 4 mV in the range of-55℃to 125℃and the reference current,hardly influenced by the power supply voltage,is in linear correlation with the temperature.The circuit sacrifices the power consumption and size to eliminate the impact of offset voltage on the circuit.The bandgap reference has a higher PSRR which is up to 85 dB.

bandgap voltage reference;offset voltage;PSRR;temperature coefficient;CMOS

TN402

A

1681-1070（2016）11-0018-05

2016-6-30

許圣全（1981—），男，江蘇南通人，碩士學(xué)歷，中國(guó)電子科技集團(tuán)公司第32研究所自主可控研究院工程師，主要研究方向?yàn)閿?shù)?；旌霞呻娐吩O(shè)計(jì)。