采用FPD-Link III 技術(shù)實(shí)現(xiàn)數(shù)字視頻信號(hào)遠(yuǎn)傳設(shè)計(jì)

徐曉明，趙清瀟，趙憲臣

（山東泉清通信有限責(zé)任公司 山東 濟(jì)南250101）

采用FPD-Link III 技術(shù)實(shí)現(xiàn)數(shù)字視頻信號(hào)遠(yuǎn)傳設(shè)計(jì)

徐曉明，趙清瀟，趙憲臣

（山東泉清通信有限責(zé)任公司 山東 濟(jì)南250101）

針對(duì)高帶寬數(shù)字視頻信號(hào)的特點(diǎn)和某些應(yīng)用場(chǎng)景下信號(hào)遠(yuǎn)傳的需求，提出一種基于FPD-Link III傳輸技術(shù)的數(shù)字視頻信號(hào)遠(yuǎn)傳設(shè)計(jì)。該設(shè)計(jì)采用型號(hào)為DS90ub925的串行器芯片和型號(hào)為DS90ub926的解串行器芯片，可以在一對(duì)雙絞線上實(shí)現(xiàn)速率最高2.975 Gbps的數(shù)字視頻信號(hào)傳輸。詳細(xì)介紹了各部分功能，給出了整體功能框圖和硬件原理框圖。實(shí)際工程應(yīng)用表明：該設(shè)計(jì)簡(jiǎn)單可靠，成本低廉，可滿足單路數(shù)字視頻信號(hào)遠(yuǎn)傳的要求，具備較高推廣價(jià)值。

數(shù)字視頻信號(hào)；串行器；解串行器；FPD-Link III；DS90ub925；DS90ub926

FPD-Link技術(shù)最早針對(duì)SVGA級(jí)顯示器設(shè)計(jì)，SVGA級(jí)顯示器需要的像素帶寬大于720Mbps，需要包括18位數(shù)據(jù)線和3位控制信號(hào)線以及1位時(shí)鐘信號(hào)，共22位總線。這對(duì)于系統(tǒng)功耗、穩(wěn)定性和EMI都是很大的挑戰(zhàn)。采用FPD-Link技術(shù)能很好的解決這個(gè)問題，F(xiàn)PD-Link發(fā)送電路，將18位的RGB信號(hào)和控制信號(hào)及時(shí)鐘轉(zhuǎn)換為少量的差分對(duì)信號(hào)；FPD-Link接收電路將接收到的串行信號(hào)進(jìn)行并行處理，恢復(fù)RGB信號(hào)和控制信號(hào)。FPD-Link III技術(shù)是在FPD-Link技術(shù)的基礎(chǔ)上，針對(duì)汽車電子應(yīng)用，增強(qiáng)了信號(hào)驅(qū)動(dòng)和抗干擾能力，提高了信號(hào)傳輸距離，專門用于驅(qū)動(dòng)高分辨率中央和后排顯示屏，以及百萬(wàn)像素級(jí)數(shù)字?jǐn)z像頭。

利用FPD-Link III技術(shù)，設(shè)計(jì)一款功能類似平板電腦的設(shè)備。與傳統(tǒng)平板電腦不同的是，設(shè)備主控板與顯示屏距離較遠(yuǎn)（大約8 m），需要通過一對(duì)雙絞線對(duì)數(shù)字視頻信號(hào)進(jìn)行遠(yuǎn)傳處理。

1　系統(tǒng)總體設(shè)計(jì)

選用瑞芯微電子公司的RK3288作為系統(tǒng)主處理器平臺(tái)，選用TI公司的DS90UB925作為FPD-Link III串行器芯片[1]，選用TI公司的DS90UB926作為FPD-Link III解串行器芯片[2]，共同實(shí)現(xiàn)數(shù)字視頻信號(hào)的遠(yuǎn)傳設(shè)計(jì)。圖 1為系統(tǒng)工作原理框圖，其工作原理是：發(fā)送端，主處理器RK3288通過數(shù)字視頻接口輸出數(shù)字RGB視頻信號(hào)，經(jīng)過串行器芯片DS90UB925，將并行的數(shù)字RGB信號(hào)轉(zhuǎn)換為串行的FPDLink III信號(hào)，通過一對(duì)雙絞線傳輸；接收端，解串行器芯片DS90UB926接收FPD-Link III信號(hào)，并將串行信號(hào)重新轉(zhuǎn)換為數(shù)字RGB信號(hào)，輸出到顯示屏，完成視頻顯示功能。

2　系統(tǒng)硬件設(shè)計(jì)

2.1串行器模塊

2.1.1DS90UB925簡(jiǎn)介

主處理器RK3288將視頻信號(hào)通過數(shù)字RGB接口輸出到DS90UB925，DS90UB925內(nèi)置輸入鎖存模塊、直流均衡編碼模塊和并串轉(zhuǎn)換模塊，其邏輯框圖如圖 2所示[3]。工作時(shí)完成數(shù)字視頻RGB信號(hào)到FPD-Link III信號(hào)的轉(zhuǎn)換，并將信號(hào)傳送到對(duì)端進(jìn)行處理。其串行傳輸方案支持通過單個(gè)差分鏈路實(shí)現(xiàn)高速視頻數(shù)據(jù)傳輸和雙向控制通信的全雙工控制。通過單個(gè)差分對(duì)整合視頻數(shù)據(jù)和控制數(shù)據(jù)可減少互連線尺寸和重量，同時(shí)還消除了并行數(shù)據(jù)偏差問題并簡(jiǎn)化了系統(tǒng)設(shè)計(jì)。串行傳輸通過用戶可選的去加重功能進(jìn)行優(yōu)化，同時(shí)數(shù)據(jù)換序以及展頻定時(shí)功能可最大限度地減少了電磁干擾[4]。

圖1　系統(tǒng)工作原理框圖

圖2　串行器DS90UB925邏輯框圖

2.1.2端口及功能

DS90UB925為48引腳QFN封裝，其端口按功能可劃分為視頻信號(hào)端口、傳輸信號(hào)端口和控制信號(hào)端口，下面對(duì)各端口功能分別加以說明：

1）視頻信號(hào)端口

DS90UB925的視頻信號(hào)端口即24位數(shù)字RGB端口，使用24位來表示一個(gè)像素，RGB分量都用8位表示，取值范圍為0～255，其接口信號(hào)描述如表1所示。

表1　數(shù)字RGB信號(hào)描述

2）傳輸信號(hào)端口

DS90UB925的傳輸信號(hào)端口即FPD-LINK III串行信號(hào)接口，包括DOUT±和CMF。DOUT±為FPD-LINK III串行信號(hào)輸出數(shù)據(jù)，LVDS差分輸出；CMF為共模濾波管腳，連接串行器內(nèi)部端接中心抽頭，為DOUT±提供共模濾波，一般跨接0.1 μF電容到地[5]。

3）控制信號(hào)端口

建立10 m×10 m的正方形模型，劃分為300×300個(gè)單元網(wǎng)格，采用水平主應(yīng)力比λ=σ1/σ3，作為地應(yīng)力特征變化參數(shù)，模型沿平行于第二主應(yīng)力方向設(shè)置有厚度1 m的圍巖層，邊界滲透性為零?？讖骄鶠?4 mm，鉆孔間距設(shè)置為5 m，如圖3所示。壓裂孔初始水壓為6 MPa，每步以0.5 MPa的速度增加。

DS90UB925的控制信號(hào)端口包括PDB、I2C和MODE_SEL信號(hào)。PDB為低功耗控制管腳，邏輯高時(shí)芯片正常工作，邏輯低時(shí)芯片進(jìn)入低功耗模式；I2C用于外部處理器訪問DS90UB925的內(nèi)部控制寄存器[6]；MODE_SEL為工作模式選擇管腳，其通過選取不同的上拉電阻R3、下拉電阻R4的阻值來設(shè)置不同的參考電壓標(biāo)準(zhǔn)VR4，進(jìn)一步選擇不同的工作模式，如圖 3所示，可選擇模式包括快慢模式（LFMODE）、中繼模式（Repeater）和前向兼容模式（Backward Compatible）等。

圖3　MODE_SEL連接框圖

2.2解串行器模塊

2.2.1DS90UB926簡(jiǎn)介

解串行器DS90UB926在雙絞線上接收FPD-Link III信號(hào)，依次通過其內(nèi)置的串并轉(zhuǎn)換模塊、直流均衡解碼模塊和輸出鎖存模塊，恢復(fù)出24位RGB數(shù)據(jù)、3個(gè)視頻控制信號(hào)以及4個(gè)同步的I2S音頻信號(hào)，并從高速串行數(shù)據(jù)流中提取出時(shí)鐘，其邏輯框圖如圖4所示[7]。DS90UB926的LOCK輸出引腳會(huì)在傳入數(shù)據(jù)流被鎖定時(shí)提供鏈路狀態(tài)，而無需使用訓(xùn)練序列或特殊的SYNC（同步）模式，也不需要基準(zhǔn)時(shí)鐘。自適應(yīng)均衡器優(yōu)化了最大電纜長(zhǎng)度，并且輸出擴(kuò)頻時(shí)鐘發(fā)生器（SSCG）和增強(qiáng)型漸進(jìn)接通（EPTO）功能大大降低了電磁干擾[8]。

2.2.2端口及功能

DS90UB926為60引腳QFN封裝，其端口按功能可劃分為視頻信號(hào)端口、傳輸信號(hào)端口和控制信號(hào)端口，下面對(duì)各端口功能分別加以說明[9]：

1）視頻信號(hào)端口

圖4　解串行器DS90UB926邏輯框圖

2）傳輸信號(hào)端口

DS90UB926的傳輸信號(hào)端口即FPD-LINK III串行信號(hào)接口，其信號(hào)定義與DS90UB925的傳輸信號(hào)端口描述相同[11]。

3）控制信號(hào)端口

DS90UB926的控制信號(hào)端口包括PDB、I2C、MODE_SEL、OEN、BISTEN和BISTC信號(hào)。PDB為低功耗控制管腳，邏輯高時(shí)芯片正常工作，邏輯低時(shí)芯片進(jìn)入低功耗模式；I2C用于外部處理器訪問DS90UB926的內(nèi)部控制寄存器；MODE_SEL為工作模式選擇管腳，其通過選取不同的上拉電阻R3、下拉電阻R4的阻值來設(shè)置不同的參考電壓標(biāo)準(zhǔn)VR4，進(jìn)一步選擇不同的工作模式；OEN位輸出使能管腳，邏輯高有效；BISTEN為內(nèi)置自測(cè)試模式使能管腳，邏輯高有效[12]。

3　初始化軟件設(shè)計(jì)

初始化軟件主要完成對(duì)串行器DS90UB925和解串行器DS90UB926進(jìn)行初始化配置和工作狀態(tài)監(jiān)測(cè)，DS90UB925和DS90UB926的初始化方式是修改芯片的控制寄存器。工作時(shí)，首先對(duì)芯片進(jìn)行復(fù)位，成功后，通過I2C接口對(duì)芯片的控制寄存器進(jìn)行初始化配置，其I2C接口讀寫時(shí)序如圖5所示[13]。

圖5　I2C控制接口時(shí)序圖

DS90UB925共有246個(gè)控制寄存器CR0-CR245，分別對(duì)應(yīng)地址0X00-0XF5，每個(gè)控制寄存器有8bit數(shù)據(jù)，分別代表不同的配置選項(xiàng)，可用于配置工作模式和監(jiān)測(cè)工作狀態(tài)，初始化軟件流程如圖6，在本設(shè)計(jì)中需要配置的控制寄存器如表 2所示[14]。

表2　DS90UB925配置寄存器

DS90UB926共有246個(gè)控制寄存器CR0-CR245，分別對(duì)應(yīng)地址0X00-0XF5，每個(gè)控制寄存器有8bit數(shù)據(jù)，分別代表不同的配置選項(xiàng)，制定芯片的各項(xiàng)參數(shù)包括工作模式選擇、BIST測(cè)試控制、白平衡控制和均衡控制等。初始化軟件流程如圖6，在本設(shè)計(jì)中需要配置的控制寄存器如表3所示。

4　設(shè)計(jì)中的問題分析

采用FPD-Link III技術(shù)實(shí)現(xiàn)數(shù)字視頻信號(hào)遠(yuǎn)傳設(shè)計(jì)已經(jīng)在實(shí)際工程中得到應(yīng)用驗(yàn)證，經(jīng)過測(cè)試，系統(tǒng)整體穩(wěn)定、可靠性高，各項(xiàng)技術(shù)指標(biāo)均滿足設(shè)計(jì)要求。在研制和調(diào)試階段也暴露出一些問題，主要總結(jié)為以下注意事項(xiàng)。

4.1初始化異常問題

微處理器通過I2C接口對(duì)DS90UB925和DS90UB926進(jìn)行初始化配置時(shí)，有時(shí)會(huì)出現(xiàn)錯(cuò)誤。為避免錯(cuò)誤配置，在初始化程序設(shè)計(jì)時(shí)需要在每次修改控制寄存器后讀回此控制寄存器的值，并判別是否與預(yù)期一致。

4.2熱設(shè)計(jì)問題

在本設(shè)計(jì)中，DS90UB925和DS90UB926在工作時(shí)，數(shù)據(jù)速率可達(dá)2.975 Gbps，相應(yīng)的整板功耗可達(dá)13 W，需要考慮進(jìn)行熱設(shè)計(jì)，如加大PAD的面積，電源部分走線的加寬并單獨(dú)分層，如條件具備可以在高功耗器件上增加散熱器。

5　結(jié)束語(yǔ)

采用FPD-Link III技術(shù)實(shí)現(xiàn)數(shù)字視頻信號(hào)遠(yuǎn)傳設(shè)計(jì)，可以將18位的RGB信號(hào)和控制信號(hào)及時(shí)鐘轉(zhuǎn)換為少量的差分對(duì)信號(hào)，通過雙絞線纜傳輸，并在對(duì)端恢復(fù)出相應(yīng)的視頻信號(hào)，用于視頻顯示，對(duì)于系統(tǒng)功耗、穩(wěn)定性和電磁兼容都有較大提高[15]?；诖朔桨?，已經(jīng)設(shè)計(jì)出一款視頻遠(yuǎn)傳設(shè)備。相比傳統(tǒng)方案有以下2個(gè)創(chuàng)新點(diǎn)：

表3　DS90UB926配置寄存器

圖6　初始化軟件流程圖

①采用FPD-Link III傳輸技術(shù)，相比傳統(tǒng)數(shù)字RGB并行傳輸技術(shù)，所需信號(hào)線更少，傳輸距離更遠(yuǎn)；

②采用FPD-Link III傳輸技術(shù)，將I2C控制信號(hào)復(fù)接在高速串行信號(hào)中，可以在進(jìn)行遠(yuǎn)端控制時(shí)節(jié)省一組I2C信號(hào)線。

[1]Texas Instruments Incorporated.DS90UB925Q-Q1 Datasheet [EB/OL].（2013-04）.[2015-12-01].http://www.ti.com/lit/ds/ snls407d/snls407d.pdf.

[2]Texas Instruments Incorporated.DS90UB926Q-Q1 Datasheet [EB/OL].（2015-01）.[2015-12-01].http://www.ti.com/lit/ds/ snls422b/snls422b.pdf.

[3]Texas Instruments Incorporated.DS90UB925QSEVB User’s Guide[EB/OL].（2013-04）.[2015-12-01].http://www.ti.com.cn/ cn/lit/ug/snlu113/snlu113.pdf.

[4]Texas Instruments Incorporated.DS90UH/B925 Tx EVB[EB/ OL].（2013-04）.[2015-12-01].http://www.ti.com.cn/cn/lit/df/ tidr543/tidr543.pdf.

[5]李泉.文鷹.利用FPGA與串行/解串行芯片HP1032/1034設(shè)計(jì)數(shù)字視頻的復(fù)/分接[J].電子技術(shù)，2003（2）:43-46.

[6]Texas Instruments Incorporated.AN-2173 I2C Communication Over FPD-Link III with Bidirectional Control Channel [EB/OL].（2013-04）.[2015-12-01].http://www.ti.com.cn/cn/lit/an/ snla131a/snla131a.pdf.

[7]Texas Instruments Incorporated..DS90UH/B926 Rx EVB[EB/ OL].（2013-04）.[2015-12-01].http://www.ti.com.cn/cn/lit/df/ tidr544/tidr544.pdf.

[8]Texas Instruments Incorporated.Using the I2S Audio Interface of DS90Ux92x FPD-Link III Devices[EB/OL].（2013-06）. [2015-12-01].http://www.ti.com.cn/cn/lit/an/snla221/snla221.pdf.

[9]Texas Instruments Incorporated.Using the I2S Audio Interface of DS90Ux92x FPD-Link III Devices[EB/OL].（2013-04）. [2015-12-01].http://www.ti.com.cn/cn/lit/ug/snlu114/snlu114.pdf.

[10]楊坤明，付在明.高清圖像處理芯片串行差分輸出接口測(cè)試研究[J].微計(jì)算機(jī)信息，2008，9:294-296.

[11]楊翠虹，文豐.姚宗.基于LVDS的高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)[J].通信技術(shù)，2010，9:59-61.

[12]李向陽(yáng).多通道LVDS的實(shí)現(xiàn)及傳輸錯(cuò)誤處理[J]小型微型計(jì)算機(jī)系統(tǒng)，2005，26（8）:1436-1440.

[13]NXP Semiconductors.I2C-bus specification and user manual [EB/OL].（2014-04）.[2015-12-01].http://www.cn.nxp.com/ documents/user_manual/UM10204.pdf.

[14]Philips Semiconductors.I2C MANUAL[EB/OL].（2003-01）. [2015-12-01]http://www.cn.nxp.com/documents/application_note/ AN10216.pdf

[15]布明恩，楊文榮，張啟平.8 LVDS串行器的設(shè)計(jì)研究[J].微計(jì)算機(jī)信息，2005，21（1）:103-104.

The realizationof digital video signal transmissiondesignusing FPD-LinkIII technology

XU Xiao-ming，ZHAO Qing-xiao，ZHAO Xian-chen
（Quan Qing Shandong Communication Co.，Ltd.，Jinan 250101，China）

Based on FPD-Link III transmission technology of digital video signal to the remote design demand for high bandwidth digital video signal characteristics and some application scenarios remote signal is proposed.The design uses the serial DS90ub925 chip and the model of DS90ub926 to realize the digital video signal transmission on a pair of twisted pair. The functions of each part are introduced in detail，and the block diagram of the whole function and the block diagram of hardware are given.Practical application shows that the design is simple，reliable，low cost，can meet the requirements of the remote digital video signal，with high popularization value.

digital video signal；serializer；deserializer；FPD-Link III；DS90ub925；DS90ub926

TN925＋.91

A

1674－6236（2016）22-0138-04

2015-12-02稿件編號(hào)：201512014

徐曉明（1981—），男，山東濟(jì)南人，碩士，工程師。研究方向：電路設(shè)計(jì)、微波通信。