采用Hi3520D和IP Over E1技術(shù)實(shí)現(xiàn)視頻數(shù)據(jù)在E1信道傳輸

趙憲臣，徐曉明，趙清瀟

（山東泉清通信有限責(zé)任公司 山東 濟(jì)南 250101）

采用Hi3520D和IP Over E1技術(shù)實(shí)現(xiàn)視頻數(shù)據(jù)在E1信道傳輸

趙憲臣，徐曉明，趙清瀟

（山東泉清通信有限責(zé)任公司 山東 濟(jì)南 250101）

針對(duì)E1傳輸信道的特點(diǎn)，將視頻編解碼芯片Hi3520D與IP over E1技術(shù)結(jié)合，設(shè)計(jì)了一種基于E1信道的視頻數(shù)據(jù)傳輸系統(tǒng)。該系統(tǒng)以Hi3520D嵌入式Linux系統(tǒng)為平臺(tái)，采用型號(hào)為5CEBA7F23C7的FPGA，配合IP over E1技術(shù)，實(shí)現(xiàn)IP視頻數(shù)據(jù)在E1信道傳輸。詳細(xì)介紹了各部分功能，給出了整體功能框圖，硬件原理框圖和軟件流程圖。實(shí)際工程應(yīng)用表明：該設(shè)計(jì)簡(jiǎn)單可靠，可滿足單路不高于720P視頻數(shù)據(jù)在E1信道的傳輸要求，具備較高推廣價(jià)值。

E1信道；視頻傳輸；嵌入式Linux；Hi3520D；IP over E1

隨著IP數(shù)據(jù)業(yè)務(wù)的爆炸性增長(zhǎng)，整個(gè)通信網(wǎng)絡(luò)的重心逐漸在向IP網(wǎng)絡(luò)轉(zhuǎn)移。IP網(wǎng)絡(luò)技術(shù)的成熟和低成本優(yōu)勢(shì)，使其成為很多用戶的首選，基于此當(dāng)前許多業(yè)務(wù)應(yīng)用（如視頻、話音等）的解決方案一般都是基于IP網(wǎng)絡(luò)體制的。但當(dāng)前一些專用網(wǎng)絡(luò)中還大量保有傳統(tǒng)的E1信道，為了使基于IP網(wǎng)絡(luò)體制的視頻設(shè)備能夠充分利用傳統(tǒng)的E1信道進(jìn)行數(shù)據(jù)傳輸，設(shè)計(jì)了一種基于E1信道的視頻數(shù)據(jù)傳輸系統(tǒng)。采用高性能通信媒體處理器Hi3520D，實(shí)現(xiàn)720P畫質(zhì)的視頻實(shí)時(shí)編碼，配合在FPGA上完成的IP over E1功能，實(shí)現(xiàn)視頻數(shù)據(jù)在E1信道上的傳輸。

1　系統(tǒng)總體設(shè)計(jì)

選用海思公司的Hi3520D作為視頻數(shù)據(jù)處理平臺(tái)，選用Altera公司的5CEBA7F23C7芯片，通過硬件描述語言Verilog HDL編寫IP over E1功能電路，實(shí)現(xiàn)視頻數(shù)據(jù)的傳輸適配。圖1為系統(tǒng)工作原理框圖，其工作原理是：模擬攝像頭采集的視頻數(shù)據(jù)通過 PAL制式的CVBS信號(hào)輸入視頻編碼芯片TW2868，經(jīng)過10位的模/數(shù)轉(zhuǎn)換，通過BT.656接口輸出數(shù)字視頻信號(hào)；Hi3520D內(nèi)置的視頻捕獲單元 VICAP（Video capture），通過BT.656接口接收視頻數(shù)據(jù)，經(jīng)過H.264壓縮編碼后，通過以太網(wǎng)模塊將視頻數(shù)據(jù)封裝成IP數(shù)據(jù)包；FPGA芯片5CEBA7F23C7接收IP數(shù)據(jù)包，完成IP over E1數(shù)據(jù)適配工作，最終通過E1接口將視頻數(shù)據(jù)發(fā)送到E1信道進(jìn)行傳輸。

圖1　系統(tǒng)工作原理框圖

2　系統(tǒng)硬件設(shè)計(jì)

2.1視頻處理模塊

模擬攝像頭采集視頻信號(hào)，并通過CVBS信號(hào)輸出到TW2868，TW2868是視頻模/數(shù)轉(zhuǎn)換器和解碼芯片，內(nèi)置NTSC/PAL/SECAM視頻解碼器和10位的CMOS模/數(shù)轉(zhuǎn)換器。工作時(shí)完成模擬視頻信號(hào)到數(shù)字視頻信號(hào)的轉(zhuǎn)換，按照NTSC/PAL/SECAM格式對(duì)視頻數(shù)據(jù)進(jìn)行解碼。解碼后數(shù)據(jù)通過BT656接口輸入到Hi3520D完成H.264視頻壓縮編碼。

視頻數(shù)據(jù)處理平臺(tái)采用Hi3520D，是一款支持 H.264 Baseline/Main/High Profile Level4.2視頻壓縮算法的芯片，內(nèi)置ARM11處理器內(nèi)核以及視頻硬件加速引擎，能夠?qū)崿F(xiàn)720P畫質(zhì)的實(shí)時(shí)編解碼。其邏輯框圖如圖2所示。Hi3520D內(nèi)置多種視頻處理優(yōu)化單元，用于完成1/4像素精度運(yùn)動(dòng)補(bǔ)償、幀間預(yù)測(cè)、熵編碼、De-blocking濾波等。

圖2　Hi3520D邏輯框圖

2.2IP over E1傳輸適配模塊

整個(gè)IP over E1傳輸適配模塊主要由以太網(wǎng)PHY芯片、FPGA芯片、E1線路接口單元等3部分硬件電路組成，如圖 3所示。其中以太網(wǎng)PHY芯片為Marvell公司的88E3018，主要完成CSMA/CD、通信速率協(xié)商、4B/5B編解碼等功能，從線路上接收以太網(wǎng)數(shù)據(jù)，并通過MII接口將數(shù)據(jù)發(fā)送到FPGA；FPGA內(nèi)部包含以太網(wǎng)MAC、傳輸調(diào)整單元和E1成幀器；E1線路接口單元為Maxim公司的DS26303，主要完成內(nèi)部阻抗匹配、HDB3線路編解碼、電平變換、濾波整形等功能，向線路輸出E1信號(hào)。

圖3　IP over E1傳輸適配模塊原理框圖

MII接口即介質(zhì)無關(guān)接口，是IEEE802.3u規(guī)定的一種接口標(biāo)準(zhǔn)。其作用是連接MAC子層與物理層，負(fù)責(zé)MAC和PHY之間的信息傳遞，其接口信號(hào)描述如表 1所示。

表1　MII接口信號(hào)描述

E1接口是由CCITT頒布的接口規(guī)范，其接口信號(hào)定義如表2所示。

表2　E1接口信號(hào)描述

3　系統(tǒng)軟件設(shè)計(jì)

3.1操作系統(tǒng)與驅(qū)動(dòng)程序設(shè)計(jì)

海思為Hi3520D處理器平臺(tái)提供基于Linux 3.0.y核心的操作系統(tǒng)軟件平臺(tái)，主要包括UBoot引導(dǎo)程序，Linux 3.0.y內(nèi)核，根文件系統(tǒng)，并提供了處理器外設(shè)和音視頻處理軟件的內(nèi)核驅(qū)動(dòng)程序模塊，提供所需外部接口芯片的驅(qū)動(dòng)程序模塊。

海思提供了基于gcc 4.4.1的交叉編譯開發(fā)工具鏈和glibc 2.11.1的系統(tǒng)運(yùn)行庫環(huán)境。

1）UBoot完成系統(tǒng)基本運(yùn)行環(huán)境的初始化，并引導(dǎo)操作系統(tǒng)的運(yùn)行，同時(shí)能夠?qū)崿F(xiàn)初始條件下的軟件燒寫功能。

2）Linux內(nèi)核是整個(gè)軟件運(yùn)行的核心，它控制整個(gè)Hi3520D SoC軟硬件的運(yùn)行。

3）根文件系統(tǒng)提供Linux文件系統(tǒng)，采用基于JFFS2格式的非易失性日志文件系統(tǒng)，用于除內(nèi)核外的其他操作系統(tǒng)軟件、數(shù)據(jù)以及各種用戶應(yīng)用程序和數(shù)據(jù)的存儲(chǔ)。

4）各種驅(qū)動(dòng)程序模塊提供對(duì)處理器外設(shè)和其他外設(shè)的控制。

系統(tǒng)軟件的層次和邏輯關(guān)系如圖4所示。

3.2視頻處理軟件設(shè)計(jì)

視頻處理軟件主要是對(duì)采集到的視頻數(shù)據(jù)進(jìn)行H.264壓縮，編碼中涉及的參數(shù)需調(diào)用SDK提供的API進(jìn)行配置，具體功能包括：

圖4　系統(tǒng)軟件邏輯框圖

1）實(shí)現(xiàn)視頻模塊參數(shù)配置和初始化接口；

2）啟動(dòng)VI、VPSS、VENC設(shè)備，實(shí)現(xiàn)視頻采集、前處理、編碼，并調(diào)用傳輸接口完成編碼后的視頻碼流輸出；

3）啟動(dòng)VDEC、VO設(shè)備，從傳輸接口接收視頻碼流，并實(shí)現(xiàn)解碼、輸出；

4）實(shí)現(xiàn)視頻處理參數(shù)的控制接口。

視頻處理流程如圖5所示。

圖5　視頻處理流程圖

3.3IP over E1傳輸適配軟件設(shè)計(jì)

傳輸適配模塊接收以太網(wǎng)數(shù)據(jù)包，根據(jù)MAC地址、IP地址的對(duì)應(yīng)，將IP數(shù)據(jù)包分拆成多個(gè)32字節(jié)的片斷，連帶IP片斷的控制信息，映射到成幀的E1信道中，發(fā)送到對(duì)端；對(duì)端接收到數(shù)據(jù)后，傳輸適配模塊根據(jù)E1信道的IP片斷控制信息，將IP片斷重新組合成一個(gè)完整的IP包，采用以太網(wǎng)幀重新封裝后，通過以太網(wǎng)接口，發(fā)送到Hi3520D進(jìn)行視頻數(shù)據(jù)解碼處理。

傳輸適配屬于內(nèi)部接口，傳輸長(zhǎng)度32字節(jié)，采用自定義的傳輸適配方法，每幀數(shù)據(jù)劃分為TS0-TS31共32個(gè)時(shí)隙，其幀格式如圖6所示。

圖6　傳輸適配幀格式

TS0用于傳輸E1幀同步信息，傳輸碼型“00011011”。

TS1用于傳輸IP片斷控制信息，詳細(xì)定義如圖7所示。

圖7　TS1詳細(xì)定義

1）載荷標(biāo)記（PUI）：表示本時(shí)隙的載荷包含一個(gè)IP包的片段，“00”表示小于等于30字節(jié)的IP包；“01”表示大于30字節(jié)的IP包開始段；“10”表示IP包結(jié)束段；“11”表示IP包中間段。IP包在載荷中的偏移地址由PSP指定。

2）載荷偏移量指針（PSP）：用于標(biāo)記載荷中IP包的結(jié)束偏移地址，從0開始。在PUI為“01”和“11”時(shí)沒有意義。

IP適配的封裝和解封裝在FPGA內(nèi)完成，采用填充機(jī)制，每個(gè)IP包固定從傳輸幀載荷部分的0地址開始填寫，其適配過程如圖8所示，解適配過程如圖9所示。

圖8　IP包的適配流程圖

圖9　IP包的解適配流程圖

4　設(shè)計(jì)中的問題分析

基于IP over E1技術(shù)的視頻數(shù)據(jù)傳輸系統(tǒng)已經(jīng)在實(shí)際工程中得到大量應(yīng)用，經(jīng)過測(cè)試，系統(tǒng)整體穩(wěn)定、可靠性高，各項(xiàng)技術(shù)指標(biāo)均滿足設(shè)計(jì)要求。在研制和調(diào)試階段也暴露出一些問題，主要總結(jié)為以下注意事項(xiàng)。

4.1接口保護(hù)問題

設(shè)備與外部相連的視頻接口、音頻接口、E1接口等，在實(shí)際使用中難免會(huì)遭受到高峰值電壓的沖擊。為保護(hù)芯片，必須在端口電壓與地之間放置一個(gè)TVS瞬態(tài)電壓抑制管，推薦TVS瞬態(tài)電壓抑制管型號(hào)為SMAJ58A。

4.2熱設(shè)計(jì)問題

在本設(shè)計(jì)中，Hi3520D和TW2868都是高功耗器件，整板功耗可達(dá)15W，需要考慮進(jìn)行熱設(shè)計(jì)，如加大PAD的面積，電源部分走線的加寬并單獨(dú)分層，如條件具可以在高功耗器件上增加散熱器。

5　結(jié)束語

基于IP over E1技術(shù)的視頻數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)方案，采用純IP體制的通信媒體處理器Hi3520D，配合在FPGA上完成的IP over E1功能，實(shí)現(xiàn)視頻數(shù)據(jù)在E1信道上的傳輸。方案具有設(shè)計(jì)簡(jiǎn)單、性能穩(wěn)定的優(yōu)點(diǎn)?；诖朔桨?，已經(jīng)設(shè)計(jì)出多個(gè)型號(hào)的視頻編解碼設(shè)備，并已投入量產(chǎn)。相比傳統(tǒng)的方案有以下2個(gè)創(chuàng)新點(diǎn)：

1）采用FPGA完成IP over E1功能，相比于傳統(tǒng)的基于ASIC的設(shè)計(jì)方案，靈活性更高；

2）采用自定義的IP數(shù)據(jù)包適配方案，具有更高的效率，更適應(yīng)E1信道的傳輸要求。

[1]Hi3520D/Hi3515A/Hi3515C H.264編解碼處理器用戶指南[M].Revision0.4.深圳:海思公司，2013.

[2]Hi3520D/Hi3515A/Hi3515C硬件設(shè)計(jì)用戶指南[M].Revision 0.3.深圳:海思公司，2013.

[3]Hi3521/Hi3520A/Hi3520D/Hi3515A/Hi3515C Linux開發(fā)環(huán)境 用戶指南[M].Revision0.5.深圳:海思公司，2013.

[4]Hi3520D／Hi3515A／Hi3515C H.264編解碼處理器用戶指南[M].Revision0.4.深圳:海思公司，2013.

[5]Fastboot工具使用說明 Application Notes[M].Revision0.2.深圳:海思公司，2013.

[6]Hi3521／Hi3520A／Hi3520D／Hi3515A／Hi3515C U-boot移植應(yīng)用開發(fā)指南[M].Revision0.4.深圳:海思公司，2013.

[7]Altera Corporation.Cyclone V Device Datasheet[EB/OL]. （2015-06-12）[2015-11-20].https://www.altera.com/en_US/pdfs/literature/hb/cyclone-v/cv_51002.pdf.

[8]Intersil Corporation.TW2868 Datasheet[EB/OL].（2013-05-22）[2015-11-20].http://go.intersil.com/rs/intersilcorporation/images/tw2868-ds.pdf.

[9]趙智勇，鄒文勝.基于FPGA的以太網(wǎng)接口數(shù)據(jù)釆集器設(shè)計(jì)與實(shí)現(xiàn)[J].艦船電子工程，2009（6）:173-175.

[10]邱志模，王華.基于FPGA的以太網(wǎng)與E1協(xié)議轉(zhuǎn)換器的實(shí)現(xiàn)[J].軍民兩用技術(shù)與產(chǎn)品，2006（10）:44-45.

[11]許延，常義林，劉增基.多媒體同步技術(shù)研究 [J].西安電子科技大學(xué)學(xué)報(bào)，2000，27（4）:504-509.

[12]崔莉，王敏，吉逸.流媒體同步機(jī)制的研究 [J].計(jì)算機(jī)應(yīng)用研究，2005，22（1）:73-75.

[13]楊蓓.流媒體系統(tǒng)中音視頻同步機(jī)制的設(shè)計(jì)與實(shí)現(xiàn)[D].武漢:華中科技大學(xué)，2008.

[14]畢厚杰，王健.新一代視頻壓縮編碼標(biāo)準(zhǔn)-H.264/AVC[M].北京:人民郵電出版社，2009.

[15]宋寶華.設(shè)備驅(qū)動(dòng)開發(fā)詳解 [M].北京:人民郵電出版社，2009.

Hi3520D and IP Over E1 technology to achieve video data transmission in E1 channel

ZHAO Xian-chen，XU Xiao-ming，ZHAO Qing-xiao
（Quan Qing Shandong Communication Co.，Ltd.，Jinan 250101，China）

According to the characteristics of E1 transmission channel，the Hi3520D is combined with IP over E1 technology，and a video data transmission system based on E1 is designed.The system is based on Hi3520D embedded Linux system as a platform，with FPGA 5CEBA7F23C7，with IP over E1 technology，IP video data transmission in E1 channel.The function of each part is introduced in detail，and the function of the whole function block diagram，hardware diagram and software flow chart are given.The practical engineering application shows that the design is simple and reliable，and it can meet the requirement of 720P video data transmission in E1 channel.

E1 channel；video transmission；embedded Linux；Hi3520D；IP over E1

TN925＋.91

A

1674－6236（2016）22-0190-04

2015-11-20稿件編號(hào)：201511196

趙憲臣（1967—），男，山東濟(jì)南人，碩士，高級(jí)工程師。研究方向：電路設(shè)計(jì)、微波通信。