一種分布式風(fēng)力機(jī)信息采集和狀態(tài)監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)*

李月芳，梁瑞宇

（1.常州輕工職業(yè)技術(shù)學(xué)院電子電氣工程系，江蘇常州213164；2.南京工程學(xué)院通信工程學(xué)院，南京211167）

一種分布式風(fēng)力機(jī)信息采集和狀態(tài)監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)*

李月芳1，2*，梁瑞宇1，2

（1.常州輕工職業(yè)技術(shù)學(xué)院電子電氣工程系，江蘇常州213164；2.南京工程學(xué)院通信工程學(xué)院，南京211167）

為了對(duì)風(fēng)電機(jī)組實(shí)時(shí)遠(yuǎn)程監(jiān)控并實(shí)現(xiàn)分布式網(wǎng)絡(luò)化管理，設(shè)計(jì)了一種基于ARM嵌入式系統(tǒng)的風(fēng)電機(jī)組振動(dòng)監(jiān)測(cè)系統(tǒng)。系統(tǒng)有24通道的模擬信號(hào)采集電路，并借助于FPGA對(duì)周圍電路進(jìn)行邏輯控制和數(shù)據(jù)的實(shí)時(shí)采樣；FPGA與ARM通信應(yīng)用EDMA技術(shù)，極大提高了數(shù)據(jù)傳輸速率，可滿足高速率采樣的數(shù)據(jù)傳輸要求；此外，上位機(jī)與目標(biāo)板之間的數(shù)據(jù)通信采用TCP/IP協(xié)議。通過(guò)實(shí)驗(yàn)觀察上位機(jī)輸出結(jié)果，驗(yàn)證了數(shù)據(jù)的實(shí)時(shí)性和準(zhǔn)確性，達(dá)到了對(duì)風(fēng)電機(jī)運(yùn)行的狀態(tài)信息監(jiān)測(cè)和故障診斷的要求。

風(fēng)電機(jī)組；ARM；FPGA；EDMA；實(shí)時(shí)監(jiān)測(cè)

由于風(fēng)力發(fā)電設(shè)備常地處惡劣的環(huán)境且機(jī)械結(jié)構(gòu)復(fù)雜，發(fā)生故障的概率極大，一旦出現(xiàn)故障，不僅需要昂貴的維修費(fèi)用，而且因此產(chǎn)生的停機(jī)也將帶來(lái)很大的損失。因此對(duì)風(fēng)力發(fā)電機(jī)組的實(shí)時(shí)監(jiān)測(cè)，及時(shí)診斷并排除故障有著重要的實(shí)際意義。但是目前風(fēng)電機(jī)組的傳感器信號(hào)至狀態(tài)監(jiān)測(cè)機(jī)柜都是電纜連接，信號(hào)衰減及噪聲干擾嚴(yán)重，數(shù)據(jù)采集傳輸速率都遠(yuǎn)遠(yuǎn)達(dá)不到實(shí)際需求，且狀態(tài)檢測(cè)機(jī)只是進(jìn)行采集和簡(jiǎn)單處理，無(wú)法將機(jī)械的運(yùn)行狀態(tài)都將納入監(jiān)控范圍，顯然，目前的狀態(tài)監(jiān)測(cè)系統(tǒng)已經(jīng)不能滿足信息化管理的需要。

本文根據(jù)實(shí)際需要，提出一種ARM嵌入式系統(tǒng)構(gòu)建的旋轉(zhuǎn)機(jī)械分布式、網(wǎng)絡(luò)化、多種通信方式（風(fēng)力機(jī)）的狀態(tài)監(jiān)測(cè)與故障診斷系統(tǒng)。通過(guò)FPGA對(duì)采集的數(shù)據(jù)的高速處理和EDMA的高速數(shù)據(jù)傳輸獲取方式，實(shí)現(xiàn)了對(duì)多通道并行采集數(shù)據(jù)的實(shí)時(shí)獲取和監(jiān)控，大大提高了采樣和處理的數(shù)據(jù)量。應(yīng)用層軟件在獲取上位機(jī)指令后可以根據(jù)需求對(duì)信號(hào)采集速率，獲取信號(hào)類型，采集通道等參數(shù)進(jìn)行調(diào)節(jié)。同時(shí)，ARM可通過(guò)USB、can總線、485總線和Internet等多種方式與外部計(jì)算機(jī)通信，方便進(jìn)行調(diào)試，實(shí)現(xiàn)了網(wǎng)絡(luò)化，信息化管理。本文重點(diǎn)對(duì)FPGA邏輯控制模塊以及EDMA通信的實(shí)現(xiàn)進(jìn)行介紹。

1　系統(tǒng)總體設(shè)計(jì)

系統(tǒng)總體框架圖如圖1所示。風(fēng)電信號(hào)采集系統(tǒng)總體可以分為硬件和軟件兩個(gè)部分。其中，硬件部分主要包括前端對(duì)傳感器采集數(shù)據(jù)的處理模擬電路，A/D轉(zhuǎn)換電路，F(xiàn)PGA邏輯控制模塊以及ARM核心處理芯片。在硬件電路對(duì)數(shù)據(jù)采集的基礎(chǔ)上設(shè)計(jì)了應(yīng)用層軟件程序，實(shí)現(xiàn)對(duì)數(shù)據(jù)的上傳，處理和跟蹤的功能，通過(guò)TCP/IP協(xié)議與上位機(jī)進(jìn)行通信。應(yīng)用層在接受到上位機(jī)的指令后可以對(duì)采樣速率，點(diǎn)數(shù)，周期，通道等參數(shù)進(jìn)行控制。應(yīng)用層還具有對(duì)采集信號(hào)實(shí)時(shí)跟蹤的功能，并對(duì)接收的數(shù)據(jù)進(jìn)行FFT運(yùn)算，以獲取數(shù)據(jù)的頻域信息以便能更加全面獲取風(fēng)電機(jī)運(yùn)行的狀態(tài)信息。

圖1　風(fēng)電信號(hào)采集系統(tǒng)總體框架圖

2　硬件設(shè)計(jì)

2.1模擬信號(hào)采集電路與FPGA模塊設(shè)計(jì)

本文系統(tǒng)中主要有24通道信號(hào)同步采集，包括8路振動(dòng)信號(hào)，8路4 mA～20 mA直流信號(hào)，4路三線熱信號(hào)以及4路慢變信號(hào)。其中振動(dòng)可以通過(guò)位移、速度和加速度3種運(yùn)動(dòng)量來(lái)表示［1］。在實(shí)際測(cè)量工作中，由于傳感器，信號(hào)特性等方面的差別，需要對(duì)傳感器以及信號(hào)前端的模擬信號(hào)處理電路進(jìn)行合理的選擇設(shè)計(jì)。其中振動(dòng)信號(hào)是風(fēng)電狀態(tài)監(jiān)測(cè)中的關(guān)鍵，其模擬信號(hào)電路處理過(guò)程如圖2所示。信號(hào)均采用差分輸入，具備高共模抑制比，能有效減少噪聲干擾。在對(duì)加速度傳感器獲取的信號(hào)低通濾波和放大之后，可以得到間隙直流信號(hào)；對(duì)信號(hào)進(jìn)行一次積分，二次積分之后可以分別獲得振動(dòng)速度信號(hào)和振動(dòng)位移信號(hào)，再經(jīng)過(guò)MAX291八階濾波器進(jìn)行抗混疊濾波。A/D轉(zhuǎn)換采用芯片AD7606，其中AD7606是16 bit 8通道信號(hào)同步采樣數(shù)據(jù)模數(shù)轉(zhuǎn)換芯片，是逐次逼近型模數(shù)轉(zhuǎn)換器，本系統(tǒng)中采用了八通道并行采樣輸出的工作模式，達(dá)到了每通道A/D采樣速率＞200 ksample/s。

圖2　振動(dòng)信號(hào)處理電路框圖

對(duì)于4 mA～20 mA直流信號(hào)，三線熱信號(hào)以及慢變信號(hào)的處理主要包括分壓，放大和低通濾波等步驟。并使用12 bit A/D轉(zhuǎn)換芯片mcp3208，對(duì)信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，其轉(zhuǎn)換速率可達(dá)到100 ksample/s。最后得到數(shù)字信號(hào)即可送入FPGA中。

FPGA處理器可以對(duì)外圍電路進(jìn)行邏輯控制，并完成與ARM層通信的功能。其處理芯片采用Altera公司Cyclone IV E系列的EP4CE15F17C8，其內(nèi)部資源豐富，有15 000多個(gè)邏輯單元，16 00多個(gè)寄存器，166個(gè)管腳，可以外部擴(kuò)展SRAM，F(xiàn)lash等存儲(chǔ)器，能夠很好地滿足對(duì)大量信號(hào)的實(shí)時(shí)采集處理的要求。使用的硬件編程語(yǔ)言為VHDL語(yǔ)言，開(kāi)發(fā)軟件為QuartusⅡ13.0版本。

為了保證信號(hào)數(shù)據(jù)采樣的高速性和同步性，對(duì)FPGA編程配置的靈活性和適應(yīng)性提出了更高的要求。其主要包括了兩個(gè)重要模塊：（1）由數(shù)字鎖相環(huán)構(gòu)成的數(shù)字倍頻器模塊，它是一個(gè)相位反饋控制系統(tǒng)，其功能是對(duì)采集的鍵相信號(hào)進(jìn)行倍頻操作，通過(guò)和提取的參考相位比較，使得最后得到的倍頻和所需要的頻率十分接近。其輸出的倍頻信號(hào)一方面作為濾波器MAX291芯片的時(shí)鐘頻率，實(shí)現(xiàn)跟隨輸入頻率的變化實(shí)現(xiàn)跟蹤濾波的功能，另一方面作為AD7606采樣頻率，這是完成8通道振動(dòng)信號(hào)同步整周期采樣的關(guān)鍵環(huán)節(jié)；（2）是數(shù)據(jù)采集控制模塊，其中設(shè)置了兩種采樣觸發(fā)方式，當(dāng)有鍵相信號(hào)時(shí)為整周期采樣，即外部采樣觸發(fā)方式輸出A/D觸發(fā)信號(hào)并控制數(shù)據(jù)的存儲(chǔ)。當(dāng)處于無(wú)鍵相或鍵相失效狀態(tài)時(shí)，采用內(nèi)部觸發(fā)方式，由軟件產(chǎn)生A/D轉(zhuǎn)換觸發(fā)信號(hào)，由上位機(jī)設(shè)定采樣頻率，以等時(shí)間間隔方式進(jìn)行采集。對(duì)采集的數(shù)據(jù)寫(xiě)入RAM緩存中，以供ARM層對(duì)數(shù)據(jù)的接收獲取。FPGA主要模塊框圖見(jiàn)圖3。

圖3FPGA功能模塊框圖

此外，F(xiàn)PGA中還開(kāi)辟了相關(guān)的寄存器空間，上層可以通過(guò)對(duì)寄存器內(nèi)容的設(shè)置來(lái)控制FPGA的定時(shí)計(jì)數(shù)，采集頻率，以適應(yīng)不同數(shù)字信號(hào)的頻率要求［2］。

2.2FPGA與ARM的通信設(shè)計(jì)

在硬件電路板中，ARM微控制器作為核心主控單元，不但要完成A/D采樣數(shù)據(jù)的讀取，還需要實(shí)現(xiàn)FPGA與上位機(jī)通信的功能，可以說(shuō)起到了承接上下模塊的關(guān)鍵作用。本系統(tǒng)中核心處理器選用TI公司的ARM芯片AM335x，它是基于ARM? Cortex?-A8技術(shù)的一款32 bit高性能的微控制器，其內(nèi)部資源非常豐富，包括集成了GPMC通用存儲(chǔ)控制器并行總線接口，便于連接外部存儲(chǔ)設(shè)備，例如NOR FLASH、NAND FLASH、SRAM等，并支持EDMA數(shù)據(jù)通信方式，時(shí)鐘控制，通用異步收發(fā)器等功能，有利于實(shí)現(xiàn)數(shù)據(jù)的高速傳輸。

根據(jù)設(shè)計(jì)以及數(shù)據(jù)采集速率需求，實(shí)際GPMC與FPGA硬件連接方案如圖4所示。其中包括13根地址線和16根數(shù)據(jù)線，即對(duì)振動(dòng)信號(hào)的采樣數(shù)據(jù)在RAM中開(kāi)辟213（即8192）個(gè)地址空間，每個(gè)采樣點(diǎn)為 16位數(shù)據(jù)；Gpmc_REn為讀使能信號(hào)；Gpmc_WEn為寫(xiě)使能信號(hào)；Gpmc_WAIT0為busy或ready狀態(tài)信號(hào)；Gpmc_CS為片選信號(hào)；Gpmc_CLK為GPMC工作時(shí)鐘信號(hào)。

圖4GPMC與FPGA硬件連接關(guān)系

系統(tǒng)中FPGA與ARM主芯片的數(shù)據(jù)傳輸采用了EDMA的通信方式，這也是實(shí)現(xiàn)高速率數(shù)據(jù)傳輸?shù)年P(guān)鍵技術(shù)環(huán)節(jié)。EDMA（Enhanced Direct Memory Access）是增強(qiáng)型的DMA控制器，用于控制存儲(chǔ)器與存儲(chǔ)器、存儲(chǔ)器與外設(shè)、外設(shè)與外設(shè)之間的數(shù)據(jù)傳輸，具有獨(dú)立于CPU批量處理大量數(shù)據(jù)的能力。其結(jié)構(gòu)主要包含TPCC（Third-Party Channel Controller）與TPTC（Third-Party Transfer Controller）兩大部分，即通道控制器與傳輸控制器。通道控制器主要功能是進(jìn)行通道選擇和事件管理，向傳輸控制器遞交傳輸請(qǐng)求，并向CPU發(fā)出完成中斷，其中EDMA包括64個(gè)DMA通道，8個(gè)快速DMA通道和95個(gè)事件；傳輸控制器則負(fù)責(zé)接收通道控制器的傳輸請(qǐng)求，產(chǎn)生讀寫(xiě)命令，負(fù)責(zé)數(shù)據(jù)傳送，傳輸完成回交給通道控制器。

EDMA的工作流程主要包括：向CPU發(fā)出EDMA請(qǐng)求使EDMA控制器獲得總線控制權(quán)，CPU繼續(xù)執(zhí)行內(nèi)部操作同時(shí)EDMA控制器負(fù)責(zé)數(shù)據(jù)傳輸，數(shù)據(jù)傳輸完成向CPU發(fā)出完成中斷，將總線控制權(quán)交還CPU。本系統(tǒng)EDMA使用外部觸發(fā)工作方式：FPGA在RAM中寫(xiě)滿數(shù)據(jù)以后給ARM一個(gè)觸發(fā)信號(hào)，這時(shí)EDMA開(kāi)始按配置的地址及方式來(lái)進(jìn)行數(shù)據(jù)的傳輸。具體工作流程參見(jiàn)圖5。

圖5EDMA工作流程圖

3　軟件設(shè)計(jì)

應(yīng)用層軟件服務(wù)采用常規(guī)的Client/Server模式，其設(shè)計(jì)主要在于完成與上位機(jī)的通信，并監(jiān)聽(tīng)和處理上位機(jī)指令，完成對(duì)采集數(shù)據(jù)的上傳工作。同時(shí)需要對(duì)采集到的原始數(shù)據(jù)進(jìn)行一些算法處理，提取相關(guān)的振動(dòng)特征參數(shù)，達(dá)到對(duì)風(fēng)電機(jī)組運(yùn)行狀態(tài)信息更全面地監(jiān)控的目的。應(yīng)用層軟件設(shè)計(jì)系統(tǒng)環(huán)境為L(zhǎng)inux操作系統(tǒng)，在Eclipse IDE for C/C++平臺(tái)下采用C語(yǔ)言編寫(xiě)。鑒于傳輸數(shù)據(jù)量大，且對(duì)數(shù)據(jù)實(shí)時(shí)性和穩(wěn)定性有較高要求，因此通信采用TCP/IP協(xié)議，一種面向鏈接的，可靠的服務(wù)，具體實(shí)現(xiàn)采用了Linux中的套接字（Socket）通信。為了對(duì)上位機(jī)進(jìn)行實(shí)時(shí)監(jiān)聽(tīng)請(qǐng)求，采用了創(chuàng)建子進(jìn)程的方式實(shí)現(xiàn)對(duì)收到的通信命令進(jìn)行并行分析和處理，保證了傳輸數(shù)據(jù)的準(zhǔn)確性和穩(wěn)定性。軟件運(yùn)行開(kāi)始后，首先完成對(duì)配置文件的讀取和基本參數(shù)的處理，然后創(chuàng)建綁定一個(gè)Socket，就可以實(shí)現(xiàn)應(yīng)用層和上位機(jī)之間網(wǎng)絡(luò)數(shù)據(jù)的通信，通過(guò)對(duì)指令的監(jiān)聽(tīng)獲取上位機(jī)指令，并創(chuàng)建子進(jìn)程用于對(duì)指令進(jìn)行解析處理操作，給予相關(guān)回應(yīng)。其運(yùn)行流程見(jiàn)圖6。

圖6　應(yīng)用層運(yùn)行流程圖

為了更好地實(shí)現(xiàn)應(yīng)用層軟件和上位機(jī)的通信交互，在網(wǎng)絡(luò)傳輸?shù)臄?shù)據(jù)格式上制定了一套嚴(yán)格的通信規(guī)約，傳輸?shù)闹噶顖?bào)文需要按照既定的通信規(guī)約數(shù)據(jù)格式進(jìn)行發(fā)送。表1為具體的通信規(guī)約格式。

表1　通信報(bào)文格式

4　測(cè)試結(jié)果

按照上述的硬件和軟件模塊設(shè)計(jì)，并完成對(duì)相關(guān)板極驅(qū)動(dòng)編譯和軟件調(diào)試之后，對(duì)系統(tǒng)進(jìn)行了測(cè)試驗(yàn)證。上位機(jī)采用網(wǎng)絡(luò)調(diào)試助手模擬，配置完協(xié)議類型、IP地址和端口號(hào)之后，即可通過(guò)以太網(wǎng)與ARM端的應(yīng)用層軟件建立通信鏈接。如圖7所示。

圖7　網(wǎng)絡(luò)調(diào)試助手

按照?qǐng)D7的報(bào)文命令發(fā)送后，應(yīng)用層可以獲得通道1中的間隙去直流原始信號(hào)，并將接受到的數(shù)據(jù)按格式存入當(dāng)前采集數(shù)據(jù)的存放文件，文件依據(jù)當(dāng)前UNIX系統(tǒng)時(shí)間命名。因此通過(guò)對(duì)數(shù)據(jù)存放文件中的數(shù)據(jù)進(jìn)行提取和仿真分析，即可驗(yàn)證采集的數(shù)據(jù)的正確性。使用MATLAB數(shù)學(xué)處理工具，對(duì)采集的數(shù)據(jù)截取2 048個(gè)點(diǎn)（即1/4個(gè)周期）進(jìn)行繪圖，可以觀察到一個(gè)很完美的正弦波形，幅值范圍也符合預(yù)期結(jié)果，表明結(jié)果準(zhǔn)確可靠。如圖8所示結(jié)果。

圖8　間隙去直流原始信號(hào)波形圖

5　結(jié)論

通過(guò)對(duì)硬件模塊和軟件模塊的設(shè)計(jì)，使用FPGA+ARM的結(jié)構(gòu)系統(tǒng)，實(shí)現(xiàn)了對(duì)風(fēng)電機(jī)組遠(yuǎn)程實(shí)時(shí)監(jiān)測(cè)的目的。由于在數(shù)據(jù)的傳輸過(guò)程中采用了FPGA自動(dòng)跟蹤處理和ARM端的EDMA高速數(shù)據(jù)傳輸技術(shù)，在保證了大數(shù)據(jù)量的同時(shí)，也確保了數(shù)據(jù)的穩(wěn)定性和準(zhǔn)確性，對(duì)以往的風(fēng)電監(jiān)測(cè)系統(tǒng)數(shù)據(jù)量小，實(shí)時(shí)性不高的缺點(diǎn)進(jìn)行了突破。此外，系統(tǒng)本身還有體積小，占用資源小，成本低，可移植性強(qiáng)，可分布式管理和功能豐富的優(yōu)點(diǎn)，這在實(shí)際應(yīng)用中具有很強(qiáng)的推廣價(jià)值。

［1］王惠中，沈燕妮.基于DSP+ARM的風(fēng)電機(jī)組狀態(tài)監(jiān)測(cè)系統(tǒng)的研究［J］.電氣自動(dòng)化，2011（6）：26-28.

［2］唐文俊，李維波，賀洪，等.一種基于ARM的遠(yuǎn)程監(jiān)控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)［J］.船電技術(shù)，2011（11）：61-66.

［3］王效，劉曉光.基于ARM的風(fēng)電齒輪箱振動(dòng)監(jiān)測(cè)系統(tǒng)設(shè)計(jì)［J］.發(fā)電與空調(diào)，2013（2）：16-19.

［4］郭欣，曹國(guó)華.基于STM32的風(fēng)電機(jī)組振動(dòng)監(jiān)控系統(tǒng)設(shè)計(jì)［J］.儀表技術(shù)，2011（9）：61-63，70.

［5］呂躍剛，關(guān)曉慧，劉俊承.風(fēng)力發(fā)電機(jī)組狀態(tài)監(jiān)測(cè)系統(tǒng)研究［J］.自動(dòng)化與儀表，2012（1）：6-10.劉勝玉.風(fēng)電機(jī)組嵌入式監(jiān)測(cè)系統(tǒng)研究［D］.大連：大連理工大學(xué)，2009.

［6］方連航，楊俊華，楊夢(mèng)麗，等.分布式風(fēng)電場(chǎng)設(shè)備多智能體狀態(tài)監(jiān)測(cè)系統(tǒng)［J］.廣東電力，2013（5）：76-81.

［7］路遙，江漢紅，芮萬(wàn)智.基于ARM的風(fēng)電機(jī)組遠(yuǎn)程監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)［J］.船電技術(shù)，2015（2）：9-12，66.

［8］AM335x：ARM Cortex-A8微處理器開(kāi)發(fā)方案［J］.世界電子元器件，2014（3）：19-21.

［9］韓宏宇.基于FPGA的風(fēng)電監(jiān)測(cè)系統(tǒng)數(shù)據(jù)采集單元設(shè)計(jì)［D］.北京：北京化工大學(xué)，2011.

李月芳（1975-），女，江蘇金壇人，副教授，碩士，研究方向?yàn)殡娮优c自動(dòng)控制；

梁瑞宇（1978-），男，南京工程學(xué)院，副教授，研究方向?yàn)檎Z(yǔ)音信號(hào)處理，助聽(tīng)器信號(hào)處理。

Design of the Distributed Wind Turbines Information Acquisition and State Monitoring System*

LI Yuefang1，2*，LIANG Ruiyu1，2
（1.Changzhou Institute of Light Industry Technology，Department of Electronic and Electrical Engineering，Changzhou Jiangsu 213164，China；2.School of Communication Engineering，Institute of Nanjing Technology，Nanjing 211167，China）

To realize real-time monitoring and distributed network management，a wind turbines vibration monitoring system based on ARM embedded system was designed.The system includes 24 channels of analog signal acquisition circuit，the FPGA is applied to realize the logic control of the peripheral circuitincluding real-time sampling of data；to meet data transmission requirement for high speed sampling，the EDMA technology is adopted to access the data communication between FPGA and ARM，which extremely improve the data transmission rate；besides，TCP/IP protocol is used in the data communication between the object board and the upper computer.Test results verify the real-time and accuracy of data，and indicate that it reaches the requirements of the state monitoring and fault diagnosis of the wind turbines.

wind turbines；ARM；FPGA；EDMA；real-time monitoring

TM614；TK830

A

1005-9490（2016）05-1270-05

項(xiàng)目來(lái)源：國(guó)家自然科學(xué)基金項(xiàng)目（61301219）；江蘇省自然科學(xué)基金項(xiàng)目（ZKJ201202）

2016-04-18修改日期：2016-05-10

EEACC:720010.3969/j.issn.1005-9490.2016.05.048