飛機電纜屏蔽層接地可靠性測試系統(tǒng)設計

孫長勝，趙宏旭，王家林

(中國民航大學 電子信息與自動化學院，天津 300300)

?

飛機電纜屏蔽層接地可靠性測試系統(tǒng)設計

孫長勝，趙宏旭，王家林

(中國民航大學 電子信息與自動化學院，天津 300300)

飛機電纜屏蔽層可靠接地對飛機建立完整屏蔽環(huán)路，防止復雜電磁場對飛機內部電路產生干擾具有重要意義;因此，接地可靠性測試尤為必要;測試系統(tǒng)以NI CompactRIO機箱為核心，通過連接上位機、輔助電路以及測試工具搭建硬件測試平臺，利用LabVIEW可視化編程語言編寫控制程序;上位機程序，通過狀態(tài)機實現(xiàn)人工交互以及系統(tǒng)整體邏輯控制;FPGA控制程序，用于驅動硬件完成信號的產生和采集工作;實時處理器程序，采用DMA技術與FPGA進行通訊，對輔助電路反饋的采集數(shù)據(jù)進行快速傅里葉變換提取有效信號，隨后應用矢量電壓電流法求解電纜屏蔽層環(huán)路阻抗;實際測量結果證明：基于LabVIEW的飛機電纜屏蔽層接地可靠性測試系統(tǒng)能夠以較高精度完成電纜屏蔽層接地可靠性測試。

人機交互接口；模式選擇；矢量電壓電流法；快速傅里葉變換

0 引言

飛行中的飛機在遭遇到特殊自然環(huán)境如雷電以及一定強度的物理輻射時，產生的感應電流會在飛機內部線路耦合產生電磁場，進而產生電磁干擾。這將對飛機電子控制系統(tǒng)產生影響，嚴重時，可造成飛機控制系統(tǒng)失效[1]。針對該問題，飛機制造廠在飛機結構上進行了初始化保護，把整個飛機結構當作地，將飛機電纜屏蔽層與飛機結構地相連，建立了屏蔽環(huán)路，如果在電纜兩端都將屏蔽層接地，則使耦合產生的電流通過屏蔽地線循環(huán)回到飛機結構地，防止了因感應產生的電磁場對飛機系統(tǒng)內部電路的干擾。而飛機電纜屏蔽層接地可靠性測試技術的研究和實施，可以提高飛機裝配和制造過程中電纜裝配的可靠性，在不拆下電纜的情況下，即可發(fā)現(xiàn)不合格的接地連接，大大提高裝配效率。通過飛機電纜屏蔽層接地可靠性測試技術的研究，可以為飛機初始適航和持續(xù)適航方面提供技術借鑒。

目前國際上已有的飛機電纜屏蔽層接地可靠性測試設備主要有美國波音公司的環(huán)路電阻測試儀(LRT, loop resistance tester)、歐洲空客公司的TS11194設備。兩者采用相同測試原理，區(qū)別主要體現(xiàn)在硬件設計，波音公司的環(huán)路電阻測試儀采用一體化設計理念，而空客公司的TS11194設備將控制運算模塊與檢測模塊分開設置。而國內目前沒有較成熟的飛機電纜屏蔽層接地可靠性測試設備，多采用國外儀器設備進行測試。本測試系統(tǒng)采用一體化設計思路，通過環(huán)路阻抗測試和結點阻抗測試兩種工作模式對飛機電纜屏蔽層接地可靠性進行測試。在完成預定測試功能的前提下，與國外產品比較，測試精度得到提高。

1 系統(tǒng)綜述

測試系統(tǒng)初始工作在環(huán)路阻抗測試模式，通過驅動電壓信號的加載、感應電流信號的采集，經(jīng)輔助電路信號轉換后，通過采集板卡采集，處理器運算，將運算結果顯示在上位機上。若環(huán)路阻抗超過限值，則切換至結點模式，尋找故障點，從而達到檢測和排故的目的。

圖1 環(huán)路阻抗測試系統(tǒng)方框圖

如圖1所示，系統(tǒng)硬件平臺主要由測試工具、輔助電路、控制平臺以及上位機四部分組成。測試工具主要負責將驅動電壓信號耦合到被測環(huán)路，同時感應收集由環(huán)路電壓所引發(fā)的環(huán)路電流信號和結點電壓信號。輔助電路主要用于對測試工具所采集的信號進行前期處理，包括電流至電壓轉換，差分信號至單端信號的轉換，以及無失真放大等功能[2-3]?？刂破脚_主要負責信號的生成與采集、數(shù)據(jù)處理、阻值求解，以及人工交互所涉及的按鍵和顯示屏的控制。上位機則通過顯示器引導用戶進行測試模式選擇以及相應參數(shù)設置，并最終輸出顯示測試結果。

2 硬件平臺

系統(tǒng)測試工具主要包括一對耦合夾鉗和一對探針，其中，耦合夾鉗內部由兩根半圓環(huán)型磁芯和四組線圈組成，用于環(huán)路阻抗測試。探針主要用于測量線纜接頭的結點電阻，對結點電壓進行提取。

輔助電路分別為環(huán)路電流調理電路和結點電壓調理電路，由跨阻放大電路、儀表放大電路和差分放大電路組成[4-5]，對測試工具采集信號進行轉化、放大，便于控制平臺進行數(shù)據(jù)處理。

控制平臺則以美國NI公司推出的可重新配置的嵌入式控制和采集系統(tǒng)NI CompactRIO硬件平臺為基礎, CompactRIO是一款堅固耐用、可重新配置的嵌入式系統(tǒng)，主要由3個部分組成—實時控制器，可重新配置的FPGA(現(xiàn)場可編程門陣列)，以及可熱插拔的工業(yè)級I/O模塊。與控制平臺相匹配的模擬信號輸出板卡采用具有4通道±10 V，輸出分辨率為16位，其輸出更新速率最高可達100 kS/s的NI-9269。模擬信號采集板卡采用具有4通道±10 V，輸入分辨率為24位，采樣速率最高可達50 kS/s的 NI-9239。而上位機主要用于實現(xiàn)人機交互功能，采用具有10.4寸TFT SVGA LED面板，搭配電阻觸摸屏，嵌入式Intel ATOM D2550處理器、雙核心D2550 1.86 GHz系統(tǒng)的研華PPC-3100工業(yè)機。

3 軟件實現(xiàn)

3.1 系統(tǒng)框架

系統(tǒng)的軟件設計主要基于NI LabVIEW圖形化編程環(huán)境，對實時處理器和FPGA分別進行編輯。整體程序框圖如圖2所示，主要分為上位機模塊、實時處理器模塊和FPGA模塊。

圖2 系統(tǒng)軟件程序框圖

整個系統(tǒng)的運行由邏輯判斷模塊進行控制，在最初的初始狀態(tài)，邏輯判斷模塊通過上位機與用戶進行交互，并通過讀取用戶所輸入的按鍵信息自動設計安排測試流程。首先通過FPGA配置模塊對FPGA、存儲器等硬件進行配置及調用。而后通過參數(shù)設置模塊對信號發(fā)生模塊以及信號采集模塊進行參數(shù)設置，例如信號的幅值、頻率、相位，以及采集速率等。當數(shù)據(jù)采集完成后由數(shù)據(jù)處理分析模塊進行收集，并對固定個數(shù)個采樣點進行快速傅立葉(FFT)變換，將離散時域信號轉化為頻域信號，通過從中提取與驅動信號同頻率的分量，可以有效剔除噪聲信號或直流分量的干擾[6-7]。最終通過矢量運算對環(huán)路阻值或結點阻值進行求解[8]，并輸出到顯示屏上。

3.2 上位機模塊

上位機模塊主要是實現(xiàn)邏輯控制和人機交互兩個功能，其中邏輯控制狀態(tài)機如圖3所示。系統(tǒng)工作時，用戶根據(jù)需求在測量模式選擇界面進行模式選擇，在環(huán)路模式下，系統(tǒng)會自動檢測夾鉗是否夾好，通過紅綠指示燈在屏幕上進行顯示。同理，結點模式會判斷探針是否接觸良好，隨后，計算結果會顯示在顯示框中，并顯示是否繼續(xù)測量，若切換另一個模式直接選擇即可，若退出則直接關閉電源開關。

圖3 邏輯控制框圖

人機交互界面如圖4所示，主要用于環(huán)路測試模式與結點模式的觸發(fā)、夾鉗探針狀態(tài)顯示、校正測試觸發(fā)、保存數(shù)據(jù)觸發(fā)、關機觸發(fā)以及當前數(shù)據(jù)顯示。采用狀態(tài)機結構，主要負責系統(tǒng)的頂層邏輯的控制。

3.3 實時處理器模塊

實時處理器模塊主要實現(xiàn)數(shù)據(jù)處理和校正處理兩個功能。其中數(shù)據(jù)處理如圖5所示，基于矢量電壓電流測試方法首先從FPGA端的緩沖區(qū)提取所采集的數(shù)據(jù)，經(jīng)過快速傅立葉變化(FFT)、極坐標變化等技術手段，篩選有用信息，計算出環(huán)路阻抗、結點阻抗、夾鉗探針是否夾緊提示燈，實現(xiàn)數(shù)據(jù)的計算處理功能。

圖5 RT端數(shù)據(jù)處理程序圖

校正測試中，需要3個已知的小電阻進行一次電阻校正，再選用1個已知大電阻進行二次電流校正，這樣可以確保之后的測量阻值與理論值接近。校正邏輯流程圖如圖6所示。

圖6 校正邏輯流程圖

3.4 FPGA模塊

FPGA模塊主要實現(xiàn)模擬信號發(fā)生和模擬信號采集兩個功能。通過FPGA配置模塊對FPGA進行配置及調用。信號發(fā)生程序用于產生系統(tǒng)所需的正弦信號，為盡量降低由于高頻信號在環(huán)路中引起的電感影響，同時保證能將產生的信號盡量耦合到環(huán)路中，需要合理選擇發(fā)生信號的頻率。在LabVIEW軟件中可對NI-9269進行接口配置，如圖7上段程序所示，使NI-9269的接口AO0輸出5 V 200 Hz的電壓信號，并在一個循環(huán)中反復執(zhí)行，實現(xiàn)信號發(fā)生功能。

模擬信號采集首先對NI-9239進行接口配置，信號采集程序分為電壓信號采集和電流信號采集，為保證最后阻抗計算的準確，電流和電壓的采集需要實現(xiàn)同步采集。如圖7下段程序所示，使NI-9239的接口AO0-AO3分別接收電壓、電流等信號，并創(chuàng)建簇文件將其放在緩沖區(qū)內等待讀取，在一個循環(huán)中反復執(zhí)行，實現(xiàn)信號采集功能。

圖7 FPGA信號發(fā)生、采集模塊程序圖

為保證數(shù)據(jù)信號的同步采集，采用了DMA(direct memory access)技術。DMA技術是通過FIFO結構來實現(xiàn)的。FIFO分為FPGA端和Host端(主機端)，DMA引擎負責自動地將FPGA端FIFO里的數(shù)據(jù)傳遞到Host端的FIFO里，從而能夠保證信號的同步采集，F(xiàn)PGA端和Host端的關系如圖8所示。

圖8 FPGA端和Host端關系圖

4 測試及驗證

為對所設計系統(tǒng)進行檢驗和校準，測量過程中選用了AMECO計量中心提供的標準環(huán)路電阻和結點電阻，其中環(huán)路電阻阻值包括：2.05 mohm、8.54 mohm、14.11 mohm以及3 659.8 mohm。其精確度為0.5%。結點電阻阻值包括：0.50 mohm、5.00 mohm、25.01 mohm、50.01 mohm以及3 603.9 mohm，其精度為0.5%。測試過程中，每次選取一個標準電阻，在測試表格中記錄選取的標準電阻阻值，使用飛機電纜屏蔽層接地可靠性測試設備對標準電阻進行測試，從設備顯示屏中讀取測量阻值，并在測試表格中記錄測量阻值。保持設備不變，讀取4次測量阻值，并填入測試表格。環(huán)路電阻測量結果如表1所示。

表1 環(huán)路電阻測量結果

表中腳標L指環(huán)形電阻；腳標X指環(huán)形電阻序號；腳標S指標準值。RLX1-RLX4指對環(huán)形電阻RLX的第一次至第四次測量值。相對誤差的計算公式如下，其中RLXM指對環(huán)型電阻RLX的四次測量值的平均值。

(1)

結點電阻測量結果如表2所示。

表2 結點電阻測量結果

表中腳標J指結點電阻；腳標X指結點電阻序號；腳標S指標準值。RJX1-RJX4指對結點電阻RJX的第一次至第四次測量值。相對誤差的計算公式如下，其中RJXM指對結點電阻RJX的四次測量值的平均值：

(2)

從表1和表2中我們可以發(fā)現(xiàn)，飛機電纜屏蔽層接地可靠性測試設備可實現(xiàn)對屏蔽層阻值的精確測量，測試精度可達到2%以內。

5 總結

本測試系統(tǒng)在NI CompactRIO機箱及相關輔助模塊搭建硬件測試平臺的基礎上，通過軟件對上位機模塊、實時處理器模塊和FPGA模塊進行編程，實現(xiàn)飛機電纜屏蔽層環(huán)路阻抗、結點阻抗兩種測試模式的選擇和切換。能以較高精度對環(huán)路阻抗進行測量，針對飛機電纜屏蔽層不可靠接地，在結點模式下準確尋找故障接地點，從而達到對電纜屏蔽層接地可靠性測試的目的。

[1] Godo E L, Deventer B Van. Loop resistance tester: A non-intrusive method to measure connector and shield resistance[A]. Digital Avionics Systems Conference, 1998. Proceedings, 17th DASC. The AIAA /IEEE/SAE. IEEE, 1998-1: A25-1-6 vol.1[C].

[2] 王征宇,章少云.差分信號的測量方法[J].電子與封裝,2013,13(1):17-19.

[3] 任駿原.差分放大電路單端輸入信號的射極耦合傳輸及等效變換[J]. 現(xiàn)代電子技術, 2010, 33(19): 112-113.

[4] 穆林楓,張文棟,何常德等.基于跨阻放大的微弱電容檢測電路[J].電測與儀表,2015,52(18):85-89.

[5] 鄭曉彥,李潤哲.儀表放大器電路設計[J].科學技術,2015,36:57.

[6] 曹偉麗.快速傅里葉變換的原理與方法[J].上海電力學院學報,2006,22(2):192-194.

[7] 桑 松,柴玉華,孫 影.基于小波變換和快速傅里葉變換的諧波檢測[J]. 電測與儀表,2012,49(7): 29-32.

[8] W M C Sansen. Analog design essentials[M] .Springer,2007.

Design of Aircraft Cable Shield Grounding Reliability Test System

Sun Changsheng, Zhao Hongxu,Wang Jialin

(College of Electronic Information and Automation, Civil Aviation University of China, Tianjin 300300, China)

Aircraft cable shielding is necessarily well-grounded to establish a complete shielding loop to prevent the interfering on the internal circuitry from the complex electromagnetic environment. Therefore, grounding reliability test is particularly necessary. In this test system, NI CompactRIO chassis is used as the main core to build hardware test platform, co-operating with host computer, auxiliary circuit and test tools, and LabVIEW visual programming language is used as the software tool for system design. The program on the host computer, utilizes a state machine to implement the user interface and the overall control logic of the system. The FPGA is programmed to drive the hardware to complete signal generation and acquisition simultaneously. The real-time processor program communicates with FPGA using Direct Memory Access technique, the feedback data from the auxiliary circuit is collected and processed by the method of Fast Fourier Transform, and further the vector voltage and current method is applied to calculate the loop impedance of the cable shielding. Measurement results show that: the aircraft cable shield grounding reliability test system based on LabVIEW is able to complete grounding reliability tests with high accuracy.

user interface; mode selection; voltage and current vector method; fast fourier transform

2016-03-25；

2016-04-18。

國家商用飛機制造工程技術研究中心創(chuàng)新基金(SAMC14-JS-15-054)；中央高?；鹳Y助課題(3122015D013);天津市創(chuàng)新創(chuàng)業(yè)項目(201510059085)。

孫長勝(1994-)，男，內蒙古赤峰人，主要從事電氣工程及其自動化方向的研究。

1671-4598(2016)09-0008-04

10.16526/j.cnki.11-4762/tp.2016.09.003

V242.4

A