基于FPGA的多波束測(cè)深儀信號(hào)采集

唐偉杰

（第七一五研究所，杭州，310023）

基于FPGA的多波束測(cè)深儀信號(hào)采集

唐偉杰

（第七一五研究所，杭州，310023）

針對(duì)淺海多波束測(cè)深儀的特點(diǎn)，設(shè)計(jì)以Cyclone III系列的FPGA結(jié)合TI的ADS8568模數(shù)轉(zhuǎn)換芯片為核心的多通道數(shù)據(jù)采集電路系統(tǒng)，該電路實(shí)現(xiàn)了采樣頻率260 kHz、128路全通道的同步數(shù)據(jù)采集。實(shí)驗(yàn)測(cè)試表明，文中設(shè)計(jì)的基于FPGA信號(hào)采集電路實(shí)現(xiàn)了設(shè)計(jì)要求、工作穩(wěn)定可靠，并應(yīng)用于淺海多波束測(cè)深儀項(xiàng)目，具有實(shí)際工程應(yīng)用價(jià)值。

多波束測(cè)深儀；FPGA；信號(hào)采集；多通道

作為主動(dòng)聲吶設(shè)備，淺海多波束測(cè)深儀是廣泛使用的海底地形地貌探測(cè)儀器之一，其發(fā)射基陣主動(dòng)發(fā)射水聲信號(hào)，經(jīng)由水下傳播及反射等途徑，接收基陣接收其回波信號(hào)［1］。信號(hào)采集系統(tǒng)是多波束測(cè)深儀中必不可少的一部分，是影響設(shè)備測(cè)深精度等性能指標(biāo)的關(guān)鍵因素之一。多波束測(cè)深儀待采集信號(hào)來(lái)源于128路接收換能器基陣單元，信號(hào)來(lái)源較多?？紤]到FPGA器件的高集成度、豐富的片內(nèi)資源以及十分適合并行處理多路數(shù)據(jù)等特點(diǎn)，文中運(yùn)用現(xiàn)場(chǎng)可編程邏輯陣列（FPGA）+多通道16位低噪聲的模數(shù)轉(zhuǎn)換器（ADC）設(shè)計(jì)方案，滿足系統(tǒng)多通道、實(shí)時(shí)性、同步性和小型化的設(shè)計(jì)要求。

1 多波束測(cè)深原理

多波束測(cè)深儀利用聲波探測(cè)海底，通過測(cè)得發(fā)射與接收的時(shí)間差，以及已知水中的聲速，計(jì)算出水深［2］。多波束測(cè)深儀具有多達(dá)128個(gè)信號(hào)通道，經(jīng)信號(hào)處理形成256個(gè)測(cè)深波束，一次測(cè)量能覆蓋較寬區(qū)域，提高了地形測(cè)繪效率。

多波束測(cè)深儀的發(fā)射和接收換能器具有一定的指向性，形成互相正交的扇面，收發(fā)指向性的乘積即為測(cè)深的波束角，其原理如圖1所示。

圖1 多波束測(cè)深原理

發(fā)射基陣換能器單元將電信號(hào)轉(zhuǎn)換為聲信號(hào)，輻射至海底形成條形區(qū)域，即為發(fā)射波束，接收基陣將海底的回波水聲信號(hào)轉(zhuǎn)換為電信號(hào)，空間濾波形成與發(fā)射波束垂直的多個(gè)波束，即為接收波束。發(fā)射接收結(jié)合，一次海底掃描即可得到多個(gè)不同位置的深度數(shù)據(jù)。

2 硬件設(shè)計(jì)

2.1 總體功能與結(jié)構(gòu)

采集系統(tǒng)主要任務(wù)是對(duì)128通道的水聲信號(hào)進(jìn)行同步的模數(shù)轉(zhuǎn)換，轉(zhuǎn)換成數(shù)字信號(hào)數(shù)據(jù)流后進(jìn)行整理、打包，把數(shù)據(jù)送至信號(hào)預(yù)處理部分進(jìn)行處理，處理完成后通過網(wǎng)絡(luò)接口上傳至上位機(jī)進(jìn)一步數(shù)字信號(hào)處理。同時(shí)，由LED燈實(shí)時(shí)指示采集系統(tǒng)的運(yùn)行狀態(tài)。采集系統(tǒng)的功能框圖如圖2所示。

圖2 采集系統(tǒng)的功能框圖

2.2 芯片選型

多波束測(cè)深儀具有128個(gè)接收基陣單元，其采集硬件放置在水下基陣艙內(nèi)，受限于空間體積、功耗等，芯片選型遵循小型化、低功耗、低噪聲等原則，綜合通道數(shù)、采樣率、功耗等考慮選擇TI公司的8通道芯片ADS8568及Altera公司FPGA主控芯片EP3C120。系統(tǒng)電路原理圖設(shè)計(jì)完成，最終PCB布局布線尺寸約為120 mm×250 mm，正好放置于基陣艙內(nèi)。

采集ADC芯片為TI公司的ADS8568，該芯片具有的特性為：采樣頻率最大510 kHz（并行），數(shù)據(jù)輸出格式為16位有符號(hào)數(shù)，8通道，信號(hào)單端輸入。AVDD：4.5～5.5 V；DVDD：2.7～5.5 V；HVDD：5～16.5 V；HVSS：-16.5～-5 V；SNR：91.5 dB；THD：-94 dB。

FPGA芯片選用的Altera公司的Cyclone III系列的EP3C120型號(hào)，芯片內(nèi)部具有119k的邏輯單元，288個(gè)18 bit×18 bit的乘法器以及4個(gè)PLL模塊，片內(nèi)RAM達(dá)到3.88 kbit，其I/O接口多達(dá)596個(gè)，具備足夠的片內(nèi)資源［3］。FPGA的運(yùn)用，在很大程度上簡(jiǎn)化了系統(tǒng)硬件結(jié)構(gòu)。

2.3 多通道控制設(shè)計(jì)

在本系統(tǒng)中，多波束測(cè)深儀的接收機(jī)共有128個(gè)接收基陣單元，每片ADS8568具有8個(gè)通道，共需要16個(gè)芯片。對(duì)應(yīng)多通道的應(yīng)用，芯片手冊(cè)提供菊花鏈的擴(kuò)展連接模式。盡管此方法可以節(jié)約FPGA的IO口資源，但在實(shí)際應(yīng)用中增加了布線的難度，而且也容易引入干擾，造成時(shí)序上的跳變。綜合考慮后，采用一組SPI控制線上掛載4片ADS8568，共4組SPI信號(hào)，在FPGA內(nèi)部由同一ADC控制邏輯例化產(chǎn)生，實(shí)現(xiàn)多通道采集控制，其連接框圖如圖3所示。

圖3 多通道ADC采集控制

2.4 同步采集

在多波束測(cè)深儀中，共有128個(gè)接收基陣單元，而每個(gè)ADC內(nèi)含有8個(gè)通道，共需要16個(gè)ADC芯片。信號(hào)處理中，由于對(duì)信號(hào)的相位信息有一定的要求，因而多通道的同步數(shù)據(jù)采集是重要問題。為保證數(shù)據(jù)同步采集，采取如下方法：第一，ADC的時(shí)鐘信號(hào)和控制信號(hào)，來(lái)源于同一個(gè)時(shí)鐘源。第二，PCB布板布線時(shí)，盡量保證等長(zhǎng)線。第三，每片ADC芯片的BUSY信號(hào)在邏輯上或運(yùn)算，作為數(shù)據(jù)讀取的使能信號(hào)，等待全部通道模數(shù)轉(zhuǎn)換完成。

3 軟件設(shè)計(jì)

本文的程序設(shè)計(jì)是基于FPGA芯片為硬件平臺(tái)，主要包括采集控制邏輯模塊、FIFO控制模塊以及數(shù)據(jù)整理模塊等部分。系統(tǒng)是以Altera公司FPGA的Cyclone系列EP3C120為主控芯片，多通道的采集控制軟件運(yùn)行其中。運(yùn)用Verilog硬件語(yǔ)言+IP核的編程方式，在Altera的專用Quartus II編程環(huán)境下，編譯生成目標(biāo)代碼，燒寫至FPGA的配置芯片F(xiàn)LASH中。

當(dāng)系統(tǒng)上電時(shí)，F(xiàn)PGA內(nèi)部固有引導(dǎo)程序從FLASH中將目標(biāo)代碼加載至FPGA內(nèi)部，系統(tǒng)軟件程序開始執(zhí)行；當(dāng)系統(tǒng)掉電時(shí)，F(xiàn)PGA內(nèi)部恢復(fù)空白的可編程狀態(tài)，以便程序的修改和升級(jí)；這樣，實(shí)現(xiàn)FPGA可編程的靈活性［4］。

3.1 采集控制邏輯

圖4 AD采集控制時(shí)序

ADS8568的轉(zhuǎn)換控制邏輯流程如下：

（1）由轉(zhuǎn)換信號(hào)CONVST給出系統(tǒng)的采樣頻率260 kHz，控制ADS8568的8個(gè)通道同步采集，ADC在轉(zhuǎn)換信號(hào)CONVST的上升沿時(shí)刻啟動(dòng)模數(shù)轉(zhuǎn)換，保持高電平一定時(shí)間，轉(zhuǎn)換信號(hào)拉低以便啟動(dòng)下一次模數(shù)轉(zhuǎn)換。

（2）在轉(zhuǎn)換信號(hào)CONVST啟動(dòng)模數(shù)轉(zhuǎn)換后，忙信號(hào)BUSY自動(dòng)拉高，模數(shù)開始轉(zhuǎn)換，待該信號(hào)自動(dòng)拉低時(shí)，指示模數(shù)轉(zhuǎn)換完成，即給出控制信號(hào)開始讀取數(shù)據(jù)。

3.2 采集控制軟件

采集控制的FPGA芯片外部輸入時(shí)鐘為50 MHz，而模擬信號(hào)采樣頻率為260 kHz，由鎖相環(huán)PLL對(duì)系統(tǒng)主頻時(shí)鐘50 MHz進(jìn)行分頻得到采樣時(shí)鐘。FPGA程序的核心模塊為采集控制邏輯，在完成ADC芯片的初始化配置之后，根據(jù)3.1節(jié)中的轉(zhuǎn)換控制邏輯設(shè)計(jì)，采集系統(tǒng)的主控邏輯采用狀態(tài)機(jī)的編程方式，如圖5所示。狀態(tài)機(jī)的各狀態(tài)設(shè)計(jì)如下：

（1）AD_START：判斷AD是否進(jìn)入工作狀態(tài)。

（2）AD_WORK：給出CONVST信號(hào)，AD啟動(dòng)轉(zhuǎn)換。

（3）AD_WAIT：AD待機(jī)，處于低功耗狀態(tài)。

（4）AD_BUSY：AD模數(shù)轉(zhuǎn)換中，等待轉(zhuǎn)換完成，BUSY信號(hào)拉低。

（6）READ_CH1-8：結(jié)合上一狀態(tài)，按順序讀取各通道數(shù)據(jù)。待全部讀完，返回判斷是否進(jìn)行下一次轉(zhuǎn)換。

圖5 采集控制狀態(tài)機(jī)

4 實(shí)驗(yàn)驗(yàn)證

在完成硬件電路調(diào)試及軟件程序編寫之后，對(duì)多波束測(cè)深儀的采集電路進(jìn)行相應(yīng)的測(cè)試。測(cè)試設(shè)備及環(huán)境包括：安捷倫信號(hào)源32350A及電源E3631A各一臺(tái)、PC機(jī)一臺(tái)及PC端數(shù)據(jù)記錄軟件等。測(cè)試時(shí)，為方便實(shí)時(shí)觀測(cè)，在1～32通道和65～112通道同時(shí)加載正弦信號(hào)196 kHz、峰峰值500 mV和1V，其余通道空載狀態(tài)。圖6即為PC機(jī)上數(shù)據(jù)記錄界面，從圖中可以清楚的看出，對(duì)應(yīng)數(shù)據(jù)按通道排開，在1～32及65～112通道上示意出接收數(shù)據(jù)幅度歸一化值，以初步判斷各通道數(shù)據(jù)是否正常。

圖6 PC機(jī)數(shù)據(jù)記錄軟件界面

數(shù)據(jù)接收記錄成文件，并導(dǎo)入至MATLAB中進(jìn)行相關(guān)的分析。文中截取第二個(gè)通道數(shù)據(jù)進(jìn)行分析，其時(shí)域的波形如圖7 所示：（a）模擬端加載峰峰值500 mV正弦信號(hào)，（b）加載峰峰值1 V正弦信號(hào)。從理論上計(jì)算，ADC轉(zhuǎn)換芯片的參考電平峰值為5 V，圖7（a）加載至模擬通道上的正弦信號(hào)單峰值250 mV，數(shù)據(jù)輸出格式為16位有符號(hào)數(shù)，則理論上最大數(shù)字量為0.25 V×（32768/5 V）=1 638。根據(jù)圖7（a）中時(shí)域正弦信號(hào)的單峰值可以看出數(shù)字量在1 700左右。由于信號(hào)源模擬信號(hào)量存在小幅誤差，因此該值與理論計(jì)算符合一致。同時(shí)比較圖7（a）和（b），兩次的采集數(shù)字量為2倍關(guān)系、同相位，符合理論值。

同時(shí)，當(dāng)數(shù)字采集電路全部模擬128路通道加載196 kHz、峰峰值500 mV正弦信號(hào)，并進(jìn)行長(zhǎng)時(shí)間拷機(jī)實(shí)驗(yàn)，采集電路工作狀態(tài)正常，讀取安捷倫電源E3631A上的電流數(shù)值為1 A左右，電源電壓5 V，根據(jù)功耗為電壓乘以電流的關(guān)系，可以計(jì)算得到功耗為1 A×5 V=5 W左右。

圖7 不同輸入幅值情況下通道2的時(shí)域波形

5 結(jié)論

文中設(shè)計(jì)了基于FPGA的多通道數(shù)據(jù)采集控制電路系統(tǒng)，充分運(yùn)用了FPGA可編程的靈活性，具有結(jié)構(gòu)簡(jiǎn)單、易于控制、小型化、低功耗等特點(diǎn)。經(jīng)過相關(guān)驗(yàn)證測(cè)試，該采集系統(tǒng)各通道數(shù)據(jù)采集正確、工作穩(wěn)定可靠，并應(yīng)用于多波束測(cè)深儀項(xiàng)目，對(duì)國(guó)產(chǎn)多波束的小型化實(shí)現(xiàn)具有實(shí)際工程應(yīng)用價(jià)值。

同時(shí)，結(jié)合FPGA豐富的資源及并行處理能力，后續(xù)可以考慮承擔(dān)波束形成、濾波等相關(guān)信號(hào)處理算法，以減輕信號(hào)處理機(jī)的負(fù)擔(dān)，更有利于系統(tǒng)的集成化。

［1］李家彪.多波束勘測(cè)原理技術(shù)與方法［M］.北京: 海洋出版社，1999: 2-10.

［2］馮森.便攜式多波束測(cè)深系統(tǒng)信號(hào)采集與控制平臺(tái)［D］.哈爾濱工程大學(xué)，2013.

［3］Altera Corporation.Cyclone III Device Handbook［Z］2009:3-10.

［4］吳厚航.FPGA設(shè)計(jì)實(shí)戰(zhàn)演練.［M］.北京:清華大學(xué)出版社，2015:3-10.

圖6 10個(gè)被動(dòng)聲吶節(jié)點(diǎn)位置優(yōu)化后的探測(cè)覆蓋范圍及探測(cè)概率分布

3 結(jié)論

基于被動(dòng)聲吶節(jié)點(diǎn)的配置優(yōu)化仿真分析結(jié)果表明，以信號(hào)余量為基礎(chǔ)的探測(cè)覆蓋范圍、探測(cè)概率可以較好地反映區(qū)域水聲系統(tǒng)的探測(cè)能力；采用最快上升法對(duì)多節(jié)點(diǎn)優(yōu)化問題，可大大減小配置優(yōu)化運(yùn)算量；和單節(jié)點(diǎn)獨(dú)立檢測(cè)相比，被動(dòng)聯(lián)合探測(cè)可增大探測(cè)覆蓋范圍、提高探測(cè)概率。為后續(xù)大范圍、多類型聲吶節(jié)點(diǎn)的區(qū)域配置優(yōu)化方法研究奠定基礎(chǔ)。

參考文獻(xiàn)：

［1］劉伯勝，雷家煜.水聲學(xué)原理［M］.哈爾濱:哈爾濱工程大學(xué)出版社，2006

［2］Ocean Engineering at Florida Atlantic University［EB/OL］.［2016-05-05］.http://www.oe.fau.edu/research/ ams.html，2010.

［3］PATRICK N NGATCHOU.Multiobjective multistatic sonar sensor placement［C］.2006 IEEE Congress on Evolutionary Computations，2006.

［4］ERDINC OZGUR，WILLETT PETER.Multistatic sensor placement: a Tracking approach.information fusion［C］.ICIF 2006.9th International Conference，2006.

［5］何友，王國(guó)宏，陸大金，等.多傳感器信息融合及應(yīng)用［M］.北京: 電子工業(yè)出版社，2000.