UUV低功耗小尺寸數(shù)據(jù)采集節(jié)點設計

曾景賢 陳子龍

（第七一五研究所，杭州，310023）

UUV低功耗小尺寸數(shù)據(jù)采集節(jié)點設計

曾景賢 陳子龍

（第七一五研究所，杭州，310023）

為了滿足UUV拖線陣數(shù)據(jù)采集傳輸?shù)牡凸囊?，設計了一種低功耗的多通道數(shù)據(jù)采集節(jié)點，選用低功耗FPGA和低功耗、高精度的ADC芯片進行數(shù)據(jù)采集設計，通過RS-485接口發(fā)送節(jié)點的采集數(shù)據(jù)，使用曼徹斯特編碼保證串行碼流直流平衡，提高了數(shù)據(jù)傳輸?shù)姆€(wěn)定性和可靠性，最后給出了多通道數(shù)據(jù)采集節(jié)點具體電路實現(xiàn)方法和軟件設計流程。

UUV拖線陣；低功耗；多通道數(shù)據(jù)采集節(jié)點；FPGA；RS-485接口

近年來，隨著平臺、推進器、導航和控制系統(tǒng)以及傳感器技術的發(fā)展，無人水下航行器（UUV：Unmanned Underwater Vehicle）在水下偵查、水下通信、反潛和反水雷等領域得到空前發(fā)展。UUV通常是由電池供電，受體積所限，攜帶電池電量有限，因此對其設備都有低功耗要求。拖曳線列陣聲吶是UUV重要的反潛、偵查設備之一，主要用于探測潛艇輻射噪聲，進行遠程監(jiān)視、測向和識別。根據(jù)UUV拖線陣小尺寸、功耗低等要求，本文設計了一種多通道數(shù)據(jù)采集節(jié)點，由主控制芯片F(xiàn)PGA負責驅(qū)動低功耗、高精度的ADC芯片進行數(shù)據(jù)采集，每個采樣周期結束后，通過RS-485數(shù)據(jù)接口將采集數(shù)據(jù)發(fā)送出去，數(shù)據(jù)傳輸采用RS-485接口標準，使用曼徹斯特編碼保證串行碼流直流平衡，提高數(shù)據(jù)傳輸?shù)姆€(wěn)定性和可靠性。與其它傳輸技術相比，RS-485具有抗干擾能力強（差分傳輸）、傳輸距離遠（最遠距離可達1 200 m）、傳輸速率高（最高傳輸速率可達50 Mbps）以及結構簡單等特點。

1 硬件設計

多通道數(shù)據(jù)采集節(jié)點主要由程控增益電路、A/D轉(zhuǎn)換電路、FPGA控制電路、RS-485接口電路等構成，采集節(jié)點組成框圖如圖1所示。采集節(jié)點主要是對經(jīng)前置模塊放大、濾波的水聽器信號進行采樣，為確保各采集節(jié)點同步采樣，采集節(jié)點ADC器件所需的采樣主時鐘信號由采集傳輸系統(tǒng)上位機進行控制發(fā)送。主要做法是上位機上電后，延遲一段時間（確保各采集節(jié)點FPGA程序加載完畢），打開采樣主時鐘信號，通過RS-485時鐘接口發(fā)送給各采集節(jié)點，采集節(jié)點在同一個采樣主時鐘信號作用下開始同步采樣。每個采樣周期結束后，采集節(jié)點對ADC器件輸出的采樣數(shù)據(jù)進行編碼，然后通過RS-485數(shù)據(jù)接口發(fā)送給上位機，上位機接收各采集節(jié)點數(shù)據(jù)后按照以太網(wǎng)數(shù)據(jù)傳輸協(xié)議對數(shù)據(jù)進行整理打包，通過百兆以太網(wǎng)接口發(fā)送給存儲模塊進行保存，同時轉(zhuǎn)發(fā)增益控制命令。采集節(jié)點通過RS-485命令接口接收上位機轉(zhuǎn)發(fā)的增益控制下行命令，調(diào)整節(jié)點模擬信號放大倍數(shù)。

圖1 采集節(jié)點組成框圖

1.1 程控增益電路

程控增益電路主要作用是根據(jù)輸入信號的幅度大小，調(diào)整通道的放大倍數(shù)。如果輸入信號幅度較小時，就提高放大倍數(shù)，確保輸入信號進入A/D轉(zhuǎn)換器前有足夠高的信噪比；如果輸入信號幅度較大時，就降低放大倍數(shù)，確保輸入信號采樣時盡可能不被限幅。

采集節(jié)點程控增益芯片選用的是Linear公司的LTC6911-2，這是一款低噪聲、數(shù)字可編程增益的雙通道運算放大器，單端輸入輸出，具有使用簡單、封裝尺寸小等特點。利用3根信號線控制運放的放大倍數(shù)，主要有0、1、2、4、8、16、32、64這幾檔放大倍數(shù)，通道間增益放大倍數(shù)相差不超過0.1 dB[1]。對于前置模塊輸出的差分信號，首先需要經(jīng)過一級運放將差分信號轉(zhuǎn)換成單端信號并對其進行一階低通濾波處理，對帶外信號進行衰減，程控增益電路如圖2所示。

圖2 程控增益電路

1.2 A/D轉(zhuǎn)換電路

A/D轉(zhuǎn)換電路主要作用是進行模數(shù)轉(zhuǎn)換。該電路是采集節(jié)點設計的關鍵，節(jié)點的主要指標與ADC器件性能密切相關，其性能的優(yōu)劣對采集節(jié)點的功能起著至關重要的決定作用，要提高數(shù)據(jù)采樣的精度，就必須使用高精度的ADC器件。本采集節(jié)點A/D轉(zhuǎn)換電路所選用的ADC器件是TI公司的ADS1278，這是一款采樣率高達128 kHz的高精度24位△-∑模數(shù)轉(zhuǎn)換器，具有8通道同步采樣、采樣信噪比高（高速模式可達111 dB）、SPI和Frame-Sync兩種可供選擇的串行接口以及4種可供選擇的操作模式[2]。

圖3 A/D轉(zhuǎn)換電路

本文多通道數(shù)據(jù)采集節(jié)點采樣率為6 kHz，因此ADC器件ADS1278工作在采樣率10 kHz以下的低速模式，該模式下ADS1278具有非常低的功耗（每通道僅7 mW），同時采樣信噪比也較高（可達107 dB），一塊芯片即可滿足節(jié)點8通道數(shù)據(jù)同步采樣的要求。ADS1278是一款差分輸入的A/D轉(zhuǎn)換器，對于程控增益電路輸出的單端信號需要一級運放將單端信號轉(zhuǎn)換成差分信號并對其進行一階低通濾波處理，對帶外信號再次進行衰減，減小帶外干擾。A/D轉(zhuǎn)換電路如圖3所示。圖中，ADS1278的MODE0、MODE1管腳接高電平，選擇低速工作模式；FORMAT0管腳接高電平，F(xiàn)ORMAT1、FORMAT2管腳接低電平，選擇SPI串行接口。

1.3 FPGA控制電路及RS-485接口

FPGA控制電路主要作用是在同步時鐘作用下驅(qū)動ADC芯片ADS1278進行數(shù)據(jù)同步采樣，每個采樣周期結束后，按照曼徹斯特編碼規(guī)則對采樣數(shù)據(jù)進行編碼。曼徹斯特編碼中每一位的中間有一跳變，不存在直流分量，具有良好的抗干擾性能，從低到高跳變表示‘0’，從高到低跳變表示‘1’。將編碼后的數(shù)據(jù)通過RS-485數(shù)據(jù)接口發(fā)送給上位機，同時通過RS-485命令接口接收上位機下發(fā)的增益控制命令，調(diào)整節(jié)點輸入信號的放大倍數(shù)。

采集節(jié)點FPGA芯片選用的是Microsemi公司IGLOO nano系列的AGLN250，這是一款擁有25萬門資源、內(nèi)嵌36 kbits雙端口RAM的flash型FPGA，時鐘頻率最高可達250 MHz。IGLOO nano系列是業(yè)界功耗最低的FPGA，擁有3 mm×3 mm的小封裝尺寸，基于flash技術的IGLOO nano系列FPGA具有上電速度快且無需外部配置芯片等特點[3]。RS-485接口芯片采用的是MAXIM公司的MAX3362和MAX3283；時鐘和命令輸入接口使用MAX3283；數(shù)據(jù)輸出接口使用MAX3362。這兩款芯片具有封裝尺寸小、數(shù)據(jù)傳輸速率高等特點。

2 軟件設計

多通道數(shù)據(jù)采集節(jié)點的FPGA軟件采用硬件描述語言編寫，主要由ADC數(shù)據(jù)采集、RS-485接口數(shù)據(jù)發(fā)送和增益控制下行命令接收等組成。

數(shù)據(jù)采集程序主要功能是在采樣時鐘作用下驅(qū)動ADC器件進行數(shù)據(jù)采集，在啟動ADC模數(shù)轉(zhuǎn)換之前，首先要對ADC內(nèi)部數(shù)字濾波器計數(shù)器進行復位然后在采樣時鐘作用下同時啟動ADC以確保各節(jié)點同步采集，數(shù)據(jù)采集程序流程如圖4所示。

圖4 數(shù)據(jù)采集程序流程圖

數(shù)據(jù)發(fā)送程序的主要功能是每次采樣周期結束后，對數(shù)據(jù)采集程序接收、緩存的節(jié)點采集數(shù)據(jù)按照曼徹斯特編碼規(guī)則進行編碼、發(fā)送，數(shù)據(jù)發(fā)送程序流程圖如圖5所示。

圖5 數(shù)據(jù)發(fā)送程序流程圖

下行命令接收程序主要功能是接收上位機發(fā)送的下行增益控制命令，根據(jù)命令調(diào)整節(jié)點程控增益芯片的放大倍數(shù)，下行命令接收程序流程圖如圖6所示。

圖6 下行命令程序流程圖

3 結論

本文基于flash型FPGA和ADS1278設計的UUV拖線陣多通道數(shù)據(jù)采集節(jié)點，具有低功耗（單個采集節(jié)點所需的模擬和數(shù)字電流總和約為100 mA）、低噪聲（通道增益36 dB情況下各通道短路噪聲不大于0.4 mV）、小尺寸（采集節(jié)點印制板尺寸為100 mm×17 mm）等特點。經(jīng)過多次湖試驗證，該采集節(jié)點各指標均滿足系統(tǒng)要求，因而具有良好的應用前景。另外本文采集節(jié)點數(shù)據(jù)傳輸使用曼徹斯特編碼具有良好的抗干擾性能，但每一個碼元被調(diào)制成兩個電平，數(shù)據(jù)傳輸速率只有調(diào)制速率的1/2，如果遇到數(shù)據(jù)量較大的場合，可能無法滿足傳輸帶寬要求，這時可以考慮使用8B/10B、HDB3這種效率更高的編碼代替曼徹斯特編碼。

[1] Linear.LTC6911-1 datasheet[M].2004

[2] TI.ADS1278 datasheet[M].2007

[3] Microsemi.IGLOO nano Low Power Flash FPGAs datasheet[M].2013