微磁強(qiáng)計(jì)弱磁處理芯片設(shè)計(jì)與實(shí)現(xiàn)

呂奇超，劉玉嬌，鄭建勇，朱忠佳

（1.上海航天控制技術(shù)研究所，上海201109；2.上海市空間智能控制技術(shù)重點(diǎn)實(shí)驗(yàn)室，上海201109）

微磁強(qiáng)計(jì)弱磁處理芯片設(shè)計(jì)與實(shí)現(xiàn)

呂奇超1，2，劉玉嬌1，2，鄭建勇1，朱忠佳1

（1.上海航天控制技術(shù)研究所，上海201109；2.上海市空間智能控制技術(shù)重點(diǎn)實(shí)驗(yàn)室，上海201109）

為適應(yīng)微納衛(wèi)星平臺(tái)的應(yīng)用需求、實(shí)現(xiàn)磁強(qiáng)計(jì)的微型化，針對(duì)巨磁阻抗（GMI）效應(yīng)微磁強(qiáng)計(jì)的研制需求設(shè)計(jì)并研制了弱磁信號(hào)處理芯片。在分析GMI微磁強(qiáng)計(jì)構(gòu)造的基礎(chǔ)上，針對(duì)單機(jī)（微）小型化提出了弱磁信號(hào)處理電路芯片化的方案；結(jié)合空間應(yīng)用特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了基于SOI CMOS工藝的弱磁信號(hào)處理芯片。實(shí)測結(jié)果表明：基于所研制的弱磁信號(hào)處理芯片不僅實(shí)現(xiàn)了磁強(qiáng)計(jì)的微型化、集成化，而且具有良好的弱磁測量性能。

微納衛(wèi)星；微磁強(qiáng)計(jì)；巨磁阻抗；SOI CMOS工藝

0 引言

以微納衛(wèi)星（≤100kg）為代表的微小衛(wèi)星迅猛發(fā)展，日漸成為各種航天裝備和空間應(yīng)用系統(tǒng)的重要組成部分。在滿足功能需求的前提下，微納衛(wèi)星平臺(tái)要求“功能密度更高、體積更小、成本更低”，對(duì)姿軌控單機(jī)提出了近乎苛刻的要求［1］。三軸磁強(qiáng)計(jì)作為衛(wèi)星平臺(tái)的重要組成部分，向微型化、集成化、低功耗的方向發(fā)展也必將是未來的發(fā)展趨勢。

基于巨磁阻抗（GMI）效應(yīng)的磁強(qiáng)計(jì)因鈷基非晶絲材料具有靈敏度高、無磁滯、響應(yīng)快、穩(wěn)定性好、磁阻抗變化率高、抗輻照特性好等特點(diǎn)，成為當(dāng)前研究的熱點(diǎn)［2-10］。為適應(yīng)空間環(huán)境的應(yīng)用需求，與之配套使用的弱磁信號(hào)處理電路不僅要實(shí)現(xiàn)微型化，還應(yīng)具有良好的抗軟失效、瞬時(shí)輻照和單粒子（α粒子）翻轉(zhuǎn)的能力。SOI CMOS技術(shù)采用全介質(zhì)隔離技術(shù)、抗電磁輻射能力強(qiáng)，相比傳統(tǒng)的體硅技術(shù)，具有集成密度高、抗輻照特性好、工作溫度范圍大、工藝成本低等顯著優(yōu)勢，被廣泛應(yīng)用于軍事領(lǐng)域［11-12］。

為提高微磁強(qiáng)計(jì)的空間環(huán)境適應(yīng)性，本文結(jié)合GMI微磁強(qiáng)計(jì)的研制，基于0.5μm、SOI CMOS工藝設(shè)計(jì)并實(shí)現(xiàn)了弱磁信號(hào)處理電路芯片；采用QFN封裝實(shí)現(xiàn)了處理電路的集成化，并對(duì)研制的芯片進(jìn)行了整機(jī)級(jí)的測試與驗(yàn)證。

1 微磁強(qiáng)計(jì)的工作原理

微型三軸磁強(qiáng)計(jì)是基于巨磁阻抗效應(yīng)原理工作的。GMI效應(yīng)是一種鐵磁性材料的交流阻抗隨外加磁場的變化而顯著變化的現(xiàn)象，基于GMI研制了弱磁傳感器結(jié)構(gòu)如圖1所示。

圖1　弱磁傳感器構(gòu)造圖Fig.1 The structure of micro magnetometer

如圖1所示，在激勵(lì)電流驅(qū)動(dòng)下，傳感器的感應(yīng)線圈產(chǎn)生反映環(huán)境磁場特征的諧波信號(hào)，在實(shí)際使用過程中通常是從二次諧波中提取信息，將二次諧波通過特定的方法進(jìn)行濾波、檢波、整流、積分等，得到一個(gè)直流電壓值，其符號(hào)表示外磁場與傳感器軸向的相對(duì)位置，其大小表示外磁場在傳感器軸向方向分量的大小。

基于GMI效應(yīng)所研制的磁強(qiáng)計(jì)原理演示樣機(jī)主要由三軸敏感元件和弱磁信號(hào)處理電路兩部分組成。其中，單軸探頭長度10mm、直徑1mm，弱磁處理則由3塊90mm×40mm電路板組成。因此，實(shí)現(xiàn)磁強(qiáng)計(jì)微型化設(shè)計(jì)的關(guān)鍵之一就是弱磁信號(hào)處理電路的芯片化設(shè)計(jì)與集成。

2 弱磁處理芯片設(shè)計(jì)

2.1弱磁處理芯片設(shè)計(jì)

微磁強(qiáng)計(jì)弱磁處理芯片設(shè)計(jì)流程主要包括初步功能設(shè)計(jì)、電路模塊功能的劃分及設(shè)計(jì)、前仿真、版圖設(shè)計(jì)與驗(yàn)證、后仿真和后續(xù)處理等階段。其中，電路模塊功能劃分及設(shè)計(jì)和版圖設(shè)計(jì)與驗(yàn)證是集成電路設(shè)計(jì)中的重要步驟，前者決定了處理電路的功能劃分，后者利用物理方法來實(shí)現(xiàn)經(jīng)過模擬驗(yàn)證過的集成電路的所有單元和它們之間的連線。

（1）功能劃分與設(shè)計(jì)

根據(jù)SOI CMOS芯片設(shè)計(jì)工藝流程和磁強(qiáng)計(jì)弱磁信號(hào)處理流程［9］，首先對(duì)單軸弱磁信號(hào)處理電路進(jìn)行了電路模塊功能的劃分及設(shè)計(jì)，原理框圖如圖2所示。

圖2　芯片電路原理框圖Fig.2 The functional block diagram of the IC

磁強(qiáng)計(jì)電路芯片由振蕩器、磁敏感元件前置放大電路、驅(qū)動(dòng)放大電路、斬波電路、積分器、輸出驅(qū)動(dòng)電路、基準(zhǔn)偏置電路組成。電路原理采用如圖2所示的前期驗(yàn)證電路，對(duì)初期實(shí)驗(yàn)所用的分立器件線路優(yōu)化設(shè)計(jì)而成。這樣既降低了整個(gè)電路的總功耗，又提高了電路系統(tǒng)的抗干擾能力，整合了多個(gè)功能模塊，減小了電路面積。

（2）版圖設(shè)計(jì)

版圖設(shè)計(jì)中考慮版圖匹配思想包括兩方面: 1）使所有的東西盡量理想，使要匹配的器件被相同的因素以相同的方式影響；2）把器件圍繞一個(gè)公共點(diǎn)中心放置為共心布置，甚至把器件在一條直線上對(duì)稱放置也可以看作是共心技術(shù)。共心技術(shù)對(duì)減少在集成電路中存在的熱或工藝的線性梯度影響非常有效。

在本芯片中采用數(shù)模混合電路，很容易出現(xiàn)數(shù)字電路和模擬電路之間的干擾，如果不進(jìn)行技術(shù)處理會(huì)直接影響芯片的功能和性能。考慮版圖匹配技術(shù)包括以下方面:

1）考慮到芯片不同地方工作環(huán)境溫度，需要匹配的器件盡量彼此挨近。

2）考慮到工藝刻蝕各向異性對(duì)元器件的影響，需要匹配的器件方向應(yīng)相同。

3）選擇單位器件做匹配，單位電阻電容彼此靠近方向相同放置以獲得較好的匹配精度。

4）采用叉指型結(jié)構(gòu)匹配。

5）虛擬器件（dummy device）使器件的中間部位與邊緣部位所處環(huán)境相同，刻蝕時(shí)不會(huì)使器件自身不同部位不匹配。

6）采用軸對(duì)稱的布局和四角交叉的布局，以緩解熱梯度效應(yīng)和工藝梯度效應(yīng)的影響。

7）對(duì)于差分信號(hào)線，在設(shè)計(jì)中彼此靠近，采用相同長度使得寄生效應(yīng)相同，延遲時(shí)間常數(shù)相同，信號(hào)上升下降時(shí)間相同。

8）選擇采用寬度相同且折中尺寸大的器件以減小工藝刻蝕偏差所占的比例。

9）為了減小電路的噪聲和干擾，將數(shù)字部分與模擬部分盡量遠(yuǎn)隔；利用保護(hù)環(huán)把噪聲鎖在環(huán)內(nèi)，使得電壓噪聲、電流噪聲在襯底中傳播時(shí)被接地通孔吸收；利用屏蔽層、屏蔽線對(duì)關(guān)鍵信號(hào)和噪聲嚴(yán)重的信號(hào)線屏蔽；在電源線和地之間加大的退耦電容，使得高頻噪聲容易通過退耦電容被地吸收。

如圖3所示，版圖采用模塊化設(shè)計(jì)，每個(gè)模塊外圍均有地線環(huán)和電源環(huán)圍繞，模塊間也有地線間隔，最大程度減小模塊間互相干擾，防止閂鎖發(fā)生。模塊間互連線采用底層金屬，整個(gè)模塊表面（包括模塊間互連線）全部用頂層金屬（電源線）覆蓋。這樣整個(gè)芯片的功能模塊被底層襯底為最低電位地線和頂層的金屬層包圍在中間，屏蔽了外來信號(hào)的干擾。

圖3　微磁強(qiáng)計(jì)完整IC版圖Fig.3 The complete IC layout of the micro magnetometer

2.2弱磁處理芯片實(shí)現(xiàn)與分析

將經(jīng)過后仿真與處理的版圖文件生成GDSII文件交付半導(dǎo)體器件廠家，采用SOI CMOS工藝進(jìn)行工程投片，整個(gè)工藝流程如圖4所示。

圖4　微磁強(qiáng)計(jì)SOI工藝流程Fig.4 The SOI CMOS technology used for the micro magnetometer

如圖4所示，在SOI技術(shù)中，器件僅制造于表面很薄的硅膜中，器件與襯底之間由一層隱埋氧化層隔開，這種獨(dú)特的結(jié)構(gòu)使得SOI技術(shù)具有體硅器件無法比擬的優(yōu)點(diǎn)［12］:

1）速度高:由于SOI器件具有遷移率高、跨導(dǎo)大、寄生電容小等優(yōu)點(diǎn)，因此SOI CMOS電路具有較好的速度特性。

2）功耗低:功耗包括靜態(tài)功耗和動(dòng)態(tài)功耗兩部分。靜態(tài)功耗PS依賴于泄漏電流IL和電源電壓VDD，由于SOI器件漏電流很小，靜態(tài)功耗很低。動(dòng)態(tài)功耗PA由電容C、工作頻率f和電源電壓VDD所決定。在SOI電路中，結(jié)電容的減小會(huì)大大降低動(dòng)態(tài)功耗。

3）抗輻照特性好:SOI技術(shù)采用全介質(zhì)隔離，徹底消除了體硅CMOS電路的閂鎖效應(yīng)，且具有極小的結(jié)面積，因此具有非常好的抗軟失效、瞬時(shí)輻照和單粒子（α粒子）翻轉(zhuǎn)的能力，可以減少軟誤差2～3倍。

4）集成密度高:SOI電路采取介質(zhì)隔離，它不需要制備體硅CMOS電路的阱等復(fù)雜隔離工藝，器件的最小間隔僅僅取決于光刻和刻蝕技術(shù)的限制，集成度大幅度提高。

5）工作溫度范圍大:普通的體硅電路工作的極限溫度為250℃，而基于注氧隔離技術(shù)的SOI器件能夠在350℃條件下工作。

6）工藝成本低:一般認(rèn)為SOI技術(shù)成本高，實(shí)際上SOI技術(shù)除了襯底材料比體硅材料高以外，其他成本均低于體硅；SOI CMOS電路制造工藝比典型的體硅工藝至少少用3塊掩膜板、減少13％～20％的工序。

2.3芯片集成與封裝

當(dāng)包含弱磁信號(hào)處理能力的晶圓表面的裸片在實(shí)驗(yàn)室內(nèi)完成了電測，并確定電路功能運(yùn)行正常后，裸片將會(huì)按照功能單元進(jìn)行切割并被組裝到保護(hù)性的封裝體中，與其他的器件以混合形式或多組芯片形式安裝在一起才能在電路系統(tǒng)中使用。

對(duì)于微磁強(qiáng)計(jì)而言，由于所設(shè)計(jì)的1個(gè)裸片，尺寸為1.3mm×1.1mm，只具有單軸磁信號(hào)處理能力；若要實(shí)現(xiàn)三軸測量能力，需要對(duì)裸片進(jìn)行集成與封裝設(shè)計(jì)。

由于QFN封裝具有體積小、質(zhì)量小、電性能和熱性能優(yōu)異、工藝成熟穩(wěn)定等特點(diǎn)，經(jīng)過整機(jī)方案論證與比較［9］，芯片采用24腳QFN封裝。如圖5所示，將2片測試后的裸露芯片按照應(yīng)用要求組裝到1個(gè)單獨(dú)保護(hù)性的、可通過導(dǎo)電焊盤與外圍應(yīng)用電路實(shí)現(xiàn)電氣連接的封裝體中，形成1個(gè)可用的弱磁信號(hào)處理芯片，尺寸為約為4mm× 4mm。這樣，1套微磁強(qiáng)計(jì)只需2片封裝后的芯片即可，極大地集成了單機(jī)的功能密度。

圖5　弱磁處理芯片與微磁強(qiáng)計(jì)Fig.5 The weak magnetic signal processing IC and the micro magnetometer

3 性能測試

以X軸為例，對(duì)微磁強(qiáng)計(jì)弱磁信號(hào)處理芯片分別從動(dòng)態(tài)量程和分辨率兩方面進(jìn)行了集成測試。

（1）動(dòng)態(tài)量程測試

將磁強(qiáng)計(jì)X敏感軸沿亥姆赫茲線圈系統(tǒng)內(nèi)部軸向放置，調(diào)節(jié)函數(shù)發(fā)生器產(chǎn)生幅值為±11V、頻率為0.1Hz的正弦激勵(lì)信號(hào)，加載于亥姆赫茲線圈使其內(nèi)部產(chǎn)生±0.5Gs均勻穩(wěn)定的磁場。圖6所示為磁強(qiáng)計(jì)X敏感軸在±0.5Gs磁場環(huán)境下的電壓響應(yīng)輸出，可以看到在±0.5Gs磁場強(qiáng)度范圍內(nèi)，敏感器輸出電壓大約為0V～5V，在全量程范圍內(nèi)線性度較好，滿足要求。

（2）磁強(qiáng)計(jì)分辨率測試

將磁強(qiáng)計(jì)X敏感軸沿亥姆赫茲線圈系統(tǒng)內(nèi)部軸向放置，調(diào)節(jié)函數(shù)發(fā)生器分別產(chǎn)生幅值為±1.8mV、頻率為10Hz和幅值為±2.8mV、頻率為15Hz的正弦激勵(lì)信號(hào)，加載于亥姆赫茲線圈使其內(nèi)部產(chǎn)生10nT的均勻穩(wěn)定磁場。圖7所示為X敏感軸輸出響應(yīng)，縱軸為輸出幅值（V），橫軸為相應(yīng)頻率（Hz）?？梢钥吹?，在正弦激勵(lì)作用下，X敏感軸最大響應(yīng)輸出為0.2mGs，在10Hz和15Hz的頻點(diǎn)，磁強(qiáng)計(jì)X軸輸出響應(yīng)明顯，比其他頻率輸出響應(yīng)高10 dB～15dB，滿足分辨率要求。圖7（a）、圖7（b）都在50Hz檢測到1個(gè)信號(hào)，這很明顯是工頻電源的干擾。

圖6　X軸輸出電壓與磁場強(qiáng)度關(guān)系Fig.6 The relationship between X-axis output voltage and magnetic field intensity

圖7　不同頻率的正弦激勵(lì)下X軸輸出頻譜響應(yīng)Fig.7 The spectrum response of the X axis under different frequencies of sinusoidal excitation

4 結(jié)論

本文介紹了基于GMI效應(yīng)微磁強(qiáng)計(jì)弱磁處理電路的芯片設(shè)計(jì)與實(shí)現(xiàn)。在分析微磁強(qiáng)計(jì)組成的基礎(chǔ)上，結(jié)合IC設(shè)計(jì)流程針對(duì)弱磁處理芯片研制中的關(guān)鍵技術(shù)進(jìn)行了設(shè)計(jì)與分析，研制了基于SOI CMOS工藝弱磁處理芯片。本文設(shè)計(jì)的芯片具有低功耗、抗輻照性能好、溫度穩(wěn)定性高的特性，經(jīng)實(shí)測，其動(dòng)態(tài)量程、分辨率等滿足微納衛(wèi)星平臺(tái)的應(yīng)用要求。同時(shí)，本文所介紹的弱磁處理芯片的開發(fā)流程，對(duì)其他平臺(tái)產(chǎn)品的集成化、芯片化設(shè)計(jì)具有一定的借鑒意義。

［1］張利賓.基于磁控和輪控的微小衛(wèi)星姿態(tài)控制算法研究［D］.哈爾濱工業(yè)大學(xué)，2007. ZHANG Li-bin.Study on attitude control algorithm for micro-satellite using magnetotorquers and reaction wheels［D］.Harbin Institute of Technology，2007.

［2］Mohri K，Kawashima K，Kohzawa T，et al.Magnetoinductive effect in amorphous wires［J］.IEEE Transactions on Magnetics，1992，28（5）:3150-3152.

［3］Chiriac H，Tibu M，Moga A E，et al.Magnetic GMI sensor for detection of biomolecules［J］.Journal of Magnetism and Magnetic Materials，2005，293（1）:671-676.

［4］Kawashima K，Kohzawa T，Yoshida H，et al.Magneto-inductive effect in tension-annealed amorphous wires and MI sensors［J］.IEEE Transactions on Magnetics，1993，29（6）:3268-3170.

［5］Knobel M，Pirota K.Giant magneto-impedance:concepts and recentprogress［J］.JournalofMagnetismand Magnetic Materials，2002，242（1）:33-40.

［6］Jiang Y W，F(xiàn)ang J C，Wang S S，et al.A sensitive magnetic field sensor utilizing the giant magneto-impedance effect in field-annealed Co-based amorphous ribbons［J］. Sensor Letters，2010，8（2）:314-319.

［7］張清，李欣，王清江，等.新型巨磁阻抗傳感器的特性研究［J］.傳感技術(shù)學(xué)報(bào)，2007，20（3）:578-581. ZHANG Qing，LI Xin，WANG Qing-jiang，et al.Study of new giant magneto-impedance sensor［J］.Chinese Journal of Sensor and Actuators，2007，20（3）:578-581.

［8］張恒廣，李欣，阮建中，等.真空退火對(duì)Co81.5Fe4.5Mo2B12玻璃包裹絲巨磁阻抗效應(yīng)的影響［J］.華東師范大學(xué)學(xué)報(bào)（自然科學(xué)版），2014（6）:67-72. ZHANG Heng-guang，LI Xin，RUAN Jian-zhong，et al. Influence of vacuum annealing on the GMI effect of Co81.5Fe4.5Mo2B12microwires［J］.Journal of East China Normal University（Natural Science），2014（6）:67-72.

［9］呂奇超，施元超，等.基于鈷基非晶絲的微型三軸磁強(qiáng)計(jì)［C］.全國第十六屆空間及運(yùn)動(dòng)體控制技術(shù)學(xué)術(shù)會(huì)議，2014:489-494. LV Qi-chao，SHI Yuan-chao，et al.The micro 3-axis magnetometer based on amorphous Co-based wire［C］. The National 16thControl Technology Conference of Space and Vehicle，2014:489-494.

［10］郭成銳，江建軍，邸永江.基于鐵基非晶絲巨磁阻抗效應(yīng)的新型磁傳感器［J］.電子質(zhì)量，2006（10）:5-7. GUO Cheng-rui，JIANG Jian-jun，DI Yong-jiang.A new magnetic sensor based on giant magneto-impedance effect of Fe-based amorphous wire［J］.Electronics Quality，2006（10）:5-7.

［11］張書霖，陳磊，嚴(yán)瓊，等.0.5μm SOI CMOS工藝開發(fā)與器件建模［J］.微電子學(xué)，2011，41（4）:582-586. ZHANG Shu-lin，CHEN Lei，YAN Qiong，et al.Development of a 0.5μm SOI CMOS process and its device modeling［J］.Microelectronics，2011，41（4）:582-586.

［12］趙凱，高見頭，楊波，等.用SOI技術(shù)提高CMOS SRAM的抗單粒子反轉(zhuǎn)能力［J］.信息與電子工程，2010，8（1）:91-95. ZHAO Kai，GAO Jian-tou，YANG Bo，et al.Improve SRAM SEU resistance with SOI CMOS technology［J］.Information and Electronic Engineering，2010，8（1）:91-95.

Design and Fabrication of Weak Magnetic Signal Integrated Circuit Used for Micro Magnetometer

LV Qi-chao1，2，LIU Yu-jiao1，2，ZHENG Jian-yong1，ZHU Zhong-jia1
（1.Shanghai Aerospace Control Technology Institute，Shanghai 201109；2.Shanghai Key Laboratory of Aerospace Intelligent Control Technology，Shanghai 201109）

With the demand of micro satellite to obtain attitude angle using magnetic field vector and realize the micromation of the magnetometer，this paper designs and makes a weak magnetic signal processing integrated circuit.Based on the analysis of the compose of micro magnetometer，a design of the weak magnetic signal integrated circuit was proposed；considering the character of the space，the SOI CMOS technology was adopted to fabricate the circuit.The experiments result show that using the IC，the micro magnetometer not only realizes the micromation and integration，but also has the high performance of detecting the weak magnetic signals.

micro satellite；micro magnetometer；giant magneto-impedance；SOI CMOS technology

U666.1

A

1674-5558（2016）03-01176

10.3969/j.issn.1674-5558.2016.05.012

呂奇超，男，碩士，工程師，研究方向?yàn)榭臻g執(zhí)行機(jī)構(gòu)的研發(fā)和單機(jī)產(chǎn)品的研制與測試。

2015-08-07