基于螺旋諧振環(huán)結(jié)構(gòu)的UWB同步開(kāi)關(guān)噪聲抑制電源平面*

楊海峰

基于螺旋諧振環(huán)結(jié)構(gòu)的UWB同步開(kāi)關(guān)噪聲抑制電源平面*

楊海峰**

（中國(guó)西南電子技術(shù)研究所，成都 610036）

針對(duì)目前印制電路板中采用的同步開(kāi)關(guān)噪聲抑制方法抑制帶寬較窄、全向性較差、電源平面有效使用面積小、結(jié)構(gòu)復(fù)雜及對(duì)信號(hào)質(zhì)量影響大的問(wèn)題，提出了一種基于螺旋諧振環(huán)結(jié)構(gòu)的超寬帶同步開(kāi)關(guān)噪聲抑制平面，具有結(jié)構(gòu)簡(jiǎn)單、阻帶寬、抑制方向具有全向性、無(wú)需周期性電磁帶隙結(jié)構(gòu)的特點(diǎn)。通過(guò)研究其等效電路模型，使用三維有限元法（FEM）對(duì)所設(shè)計(jì)的結(jié)構(gòu)提取了S參數(shù)，并進(jìn)行了頻域與時(shí)域分析與仿真。仿真結(jié)果表明:所提出的結(jié)構(gòu)其同步開(kāi)關(guān)噪聲抑制深度在-40 dB時(shí)，阻帶范圍為0.13～20 GHz，抑制帶寬達(dá)到19.87 GHz，有效降低了帶隙中心頻率；當(dāng)注入噪聲電壓為1 V時(shí)，可將噪聲電壓抑制到0.25 mV；對(duì)比UC-EBG和Planar EBG結(jié)構(gòu)，在-40 dB抑制深度時(shí)，抑制帶寬分別提高了16.97 GHz和17.73 GHz。

高速印制電路板；電源完整性；同步開(kāi)關(guān)噪聲；螺旋諧振環(huán)

降低電源同步開(kāi)關(guān)噪聲傳統(tǒng)上多采用以下方法［3］：一是加入局域、全局或嵌入式去耦電容；二是在電源或地平面上蝕刻出折型細(xì)槽；三是分割平面將噪聲隔離；四是在電源平面上加入同構(gòu)或異構(gòu)的周期性拓展結(jié)構(gòu)等。如：文獻(xiàn)［4］研究了局域、全局去耦電容對(duì)電源完整性及同步開(kāi)關(guān)噪聲抑制，在噪聲敏感電路、器件周?chē)胖靡恍╇娙萜?，將其從平面間諧振噪聲傳播中保護(hù)起來(lái)，結(jié)果表明，一般地當(dāng)去耦電容器應(yīng)用于高于600 MHz頻率時(shí)無(wú)效，因此采用去耦電容器的旁路技術(shù)并不能解決高頻的SSN問(wèn)題。此外，大量布放去耦電容將壓縮電路板上可擺放的器件數(shù)量，降低了可用度，且增加了成本。又如：文獻(xiàn)［5］研究了在電源平面與地平面間加入嵌入式去耦電容對(duì)同步開(kāi)關(guān)噪聲的抑制情況，結(jié)果表明嵌入式去耦電容具有較好的同步開(kāi)關(guān)抑制效果，但阻帶覆蓋帶寬有限，尤其在低頻處，且需在介質(zhì)層進(jìn)行特殊處理或額外加入金屬層，需要較高的制造工藝，成本較高，加大了制作難度，減少了電源平面有效使用面積，減小了置于其上擺放的器件數(shù)量，不利于實(shí)際的工程實(shí)現(xiàn)，降低了其有效性。文獻(xiàn)［6-7］對(duì)平面分割降低同步開(kāi)關(guān)噪聲方面進(jìn)行了應(yīng)用性研究，盡管減少了平面間的噪聲傳遞，但對(duì)以平面為參考的信號(hào)線(xiàn)來(lái)說(shuō)，這樣的平面并不是連續(xù)參考平面，會(huì)增加信號(hào)返回路徑，從而對(duì)信號(hào)質(zhì)量造成影響，嚴(yán)重時(shí)還會(huì)發(fā)生輻射。

此外，國(guó)內(nèi)外對(duì)周期性電磁帶隙結(jié)構(gòu)在電源分配網(wǎng)絡(luò)中的應(yīng)用與原理進(jìn)行了大量研究，制作出了多種抑制深度高、阻帶寬的周期性電磁帶隙結(jié)構(gòu)，但電磁帶隙結(jié)構(gòu)的抑制能力受單元個(gè)數(shù)影響，需級(jí)聯(lián)多個(gè)電磁帶隙結(jié)構(gòu)，實(shí)際的元器件有效擺放面積將受到電磁帶隙結(jié)構(gòu)位置及面積的壓縮，不利于大規(guī)模復(fù)雜電路的設(shè)計(jì)，且由于周期性電磁帶隙結(jié)構(gòu)將破壞以其為參考平面的信號(hào)回流路徑，降低信號(hào)完整性，增加輻射量，需要較高的制造工藝，成本較高，實(shí)際的工程應(yīng)用范圍有限。

為解決以上問(wèn)題，本文提出了一種結(jié)構(gòu)簡(jiǎn)單、全向性好、阻帶寬、不需對(duì)電源平面開(kāi)槽、無(wú)需周期性電磁帶隙結(jié)構(gòu)，對(duì)同步開(kāi)關(guān)噪聲抑制深度高、阻帶寬的基于局域諧振隔離的螺旋諧振環(huán)超寬帶同步開(kāi)關(guān)噪聲抑制電源平面（Spiral Ring Resonator Power Plane，SRR-PWP），其SSN抑制深度在-40 dB時(shí)阻帶范圍為0.13～20 GHz，抑制帶寬達(dá)到19.87 GHz；在頻率為20 GHz的1 V噪聲激勵(lì)下，可將噪聲抑制在6.8 mV內(nèi)，抑制帶寬得到顯著提高；同時(shí)，該電源平面可保持良好的信號(hào)完整性。

2　螺旋諧振環(huán)結(jié)構(gòu)電源平面設(shè)計(jì)

螺旋諧振環(huán)結(jié)構(gòu)是一條印刷在介質(zhì)基板上的金屬微帶線(xiàn)，形成類(lèi)螺旋金屬環(huán)結(jié)構(gòu)，能夠利用其諧振效應(yīng)產(chǎn)生一定的噪聲抑制帶隙。當(dāng)螺旋諧振結(jié)構(gòu)尺寸遠(yuǎn)小于自由空間波長(zhǎng)時(shí)，其可等效由外磁場(chǎng)激勵(lì)的LC諧振電路，于是可以對(duì)螺旋諧振環(huán)結(jié)構(gòu)進(jìn)行設(shè)計(jì)，使其等效LC電路在特定的頻率范圍內(nèi)發(fā)生諧振，利用諧振中心頻率附近等效阻抗接近無(wú)限的特性，可在噪聲源與期望隔離的敏感器件部位加入螺旋諧振環(huán)結(jié)構(gòu)，抑制電源平面上SSN的傳播。螺旋諧振環(huán)結(jié)構(gòu)的諧振頻率與相對(duì)帶寬近似如下［8］：

式中：L0為金屬環(huán)等效電感；Cc為金屬環(huán)與環(huán)繞它的金屬平面之間的等效電容。

由式（1）可知，阻帶帶隙的中心頻率與等效電感、等效電容有關(guān)，通過(guò)增加等效電感與等效電容可有效降低下截止頻率。由式（2）可得，抑制帶寬的增加可通過(guò)提高等效電感或減少等效電容實(shí)現(xiàn)。通過(guò)改變等效電感與電容的值可對(duì)螺旋諧振環(huán)結(jié)構(gòu)的諧振頻率與相對(duì)帶寬進(jìn)行調(diào)整，提高上截止頻率最有效的方法為減小中心金屬貼片的對(duì)地電容，另一個(gè)方法為減小螺旋線(xiàn)的縫隙電容。但是，減小中心貼片與螺旋線(xiàn)縫隙電容即增大貼片與單元格邊框的間距會(huì)引起以其為參考平面的信號(hào)線(xiàn)阻抗不連續(xù)，將導(dǎo)致反射損耗、串?dāng)_耦合、高階模式轉(zhuǎn)換與嚴(yán)重的輻射效應(yīng)，極大地降低信號(hào)質(zhì)量，因此，在等效電感不變的情況下，減小電容可對(duì)阻帶帶寬進(jìn)行擴(kuò)展。由于等效電容與介質(zhì)厚度有關(guān)，等效電感更多體現(xiàn)在金屬環(huán)的長(zhǎng)度上，因而增加金屬環(huán)的圈數(shù)將使得等效電感的增量大于等效電容的提升。權(quán)衡SSN抑制性能與信號(hào)完整性及電感增長(zhǎng)量的收益，可據(jù)此確定思路為增加螺旋諧振環(huán)的圈數(shù)，以獲得更低的下截止頻率與噪聲抑制帶寬，從而有效消除PCB電源與地平面間的SSN，同時(shí)盡量保持該結(jié)構(gòu)具有較少的開(kāi)槽，以保持以其為參考平面的微帶線(xiàn)/帶狀線(xiàn)的信號(hào)完整性。

根據(jù)前述中的原理與思路，為分析螺旋諧振環(huán)電源平面對(duì)噪聲抑制的特性，設(shè)計(jì)了螺旋諧振環(huán)單元結(jié)構(gòu)和仿真電路板模型，PCB層數(shù)為兩層，分別如圖1與圖2所示。圖1所示的螺旋諧振環(huán)結(jié)構(gòu)的構(gòu)造參數(shù)集為（a，b，g1，g2，g3）=（30，24，1，0.4，2）mm。如圖2所示，噪聲激勵(lì)端口為PORT 1（15 mm，15 mm），受保護(hù)敏感器件隔離區(qū)域端口為PORT 2（75 mm，105 mm），PORT 3（75 mm，15 mm）與PORT 4（15 mm，105 mm）分別為未受到螺旋諧振環(huán)結(jié)構(gòu)保護(hù)的器件區(qū)域端口，端口阻抗為50 Ω，PCB結(jié)構(gòu)尺寸為90 mm×120 mm，介電常數(shù)與損耗角分別為4.4與0.02，介質(zhì)高度h為0.4 mm。

圖1　本文提出的螺旋諧振環(huán)結(jié)構(gòu)電源平面結(jié)構(gòu)圖Fig.1　Schematics of the proposed structure of the spiral resonator structure mounted power plane

圖2　螺旋諧振環(huán)電源平面仿真結(jié)構(gòu)圖Fig.2　Simulation structure of the spiral resonator structure mounted power plane

3　頻域抑制特性仿真分析

為分析螺旋諧振環(huán)結(jié)構(gòu)電源平面的頻域SSN抑制性能，根據(jù)上一節(jié)中的計(jì)算參數(shù)，建立了一個(gè)4層PCB結(jié)構(gòu)，采用三維有限元法（Finite Element Method，F(xiàn)EM）進(jìn)行仿真。圖3給出了完整電源參考平面與各端口之間的傳輸參數(shù)對(duì)比?？梢?jiàn)，在采用SRR-PWP結(jié)構(gòu)隔離噪聲端口的情況下，未受螺旋諧振環(huán)結(jié)構(gòu)保護(hù)的器件區(qū)域噪聲S21與受到保護(hù)的器件區(qū)域噪聲S31和S41與完整電源參考平面相比都有了一定的噪聲抑制效果。以-40 dB為標(biāo)準(zhǔn)，由于PORT 1與PORT 3間距離較近，S31在13.7 GHz處出現(xiàn)諧振峰，其余皆達(dá)到0.13～20 GHz頻帶內(nèi)噪聲抑制效果；但由于螺旋諧振環(huán)將噪聲端口PORT 1與敏感器件區(qū)域PORT 2都隔離起來(lái)，抑制效果比單獨(dú)隔離噪聲端口提升更大，阻帶帶寬為19.87 GHz。從仿真結(jié)果圖中的S21參數(shù)可以看出，SRR-PWP最高可獲得-116 dB抑制深度，并且在不同激勵(lì)端口間傳輸參數(shù)基本相同，這也從側(cè)面反映出SRRPWP對(duì)SSN噪聲抑制具有全向性，從而整個(gè)電源平面的SSN噪聲都可得到有效抑制。

圖3　螺旋諧振環(huán)電源平面中不同端口噪聲隔離度與參考平面仿真結(jié)果對(duì)比Fig.3　Suppression behavior of SRR-PWP for the noise excitation located at PORT 2，PORT 3，and PORT 4，respectively

為分析本文所提出的噪聲抑制結(jié)構(gòu)與EBG結(jié)構(gòu)的性能對(duì)比，根據(jù)文獻(xiàn)［9-10］建立了UC-EBG與Planar-EBG結(jié)構(gòu)模型，并采用三維FEM算法對(duì)螺旋諧振環(huán)電源平面的噪聲抑制效果進(jìn)行了頻域仿真。圖4分別給出了UC-EBG、Planar-EBG與SRR -PWP的數(shù)值計(jì)算結(jié)果。可見(jiàn)，3種電源平面的阻帶覆蓋范圍分別為1～3.9 GHz、2.76～4.9 GHz與0.13～20 GHz，阻帶帶寬分別為2.9 GHz、2.14 GHz、19.87 GHz。正如前節(jié)分析，得益于螺旋諧振環(huán)結(jié)構(gòu)，SRR-PWP電源平面在下截止頻率的性能提升更為明顯，而Planar-EBG結(jié)構(gòu)在低頻處的抑制性能較差。

圖4　UC-EBG、Plannr-EBG電源平面與螺旋諧振環(huán)電源平面頻域仿真結(jié)果對(duì)比Fig.4　Suppression characteristics of UC-EBG，planar EBG and SRR-PWP

4　時(shí)域抑制特性仿真分析

本節(jié)將對(duì)SRR-PWP進(jìn)行時(shí)域驗(yàn)證，PORT 1注入噪聲，在PORT 2、PORT 3與PORT 4處測(cè)量。

在噪聲輸入端口注入20 GHz幅值為1 V的正弦波，仿真時(shí)長(zhǎng)為2.5 ns條件下，仿真結(jié)果如圖5所示。在PORT 2處受保護(hù)敏感器件區(qū)域的噪聲電壓平均峰峰值為0.5 mV，在僅隔離噪聲區(qū)域的條件下，PORT 3與PORT 4處噪聲電壓峰值分別為3.45 mV與6.8 mV，這是由于其在諧振頻率處阻抗較大引起的；而SRR-PWP則因其在低頻處具有較低的下截止頻率及抑制深度，將噪聲電壓平均峰峰值抑制在0.5 mV，峰值為4 mV。此外，對(duì)于噪聲輸入條件不變的情況，如圖6所示，UC-EBG、平面EBG與SRR-PWP的輸出電壓分別為26 mV、54 mV與6.8 mV，相比之下，SRR-PWP對(duì)于高頻噪聲的抑制能力更為明顯，與第2節(jié)分析結(jié)果相符。由于SRR-PWP擁有更寬的噪聲抑制帶寬與抑制深度，尤其在低頻與高頻處其抑制深度更高，對(duì)于高頻與低頻噪聲，SRR-PWP得益于較寬噪聲阻帶帶寬，對(duì)比UC-EBG和平面EBG電源平面，性能得到更大的提升，獲得了比UC-EBG和平面EBG電源平面更好的噪聲抑制效果，與分析相符。

圖5　螺旋諧振環(huán)電源平面時(shí)域各端口仿真結(jié)果對(duì)比Fig.5　Noise suppression measured in the time domain for noise source at PORT 2，PORT 3，and PORT 4，respectively

圖6　UC-EBG、Plannr-EBG電源平面與螺旋諧振環(huán)電源平面時(shí)域仿真結(jié)果對(duì)比Fig.6　Noise suppression measured in the time domain of UC-EBG，planar EBG and SRR-PWP

5　結(jié) 論

通過(guò)分析螺旋諧振環(huán)局域隔離超寬帶噪聲的機(jī)理，本文提出了一種基于局域諧振隔離的螺旋諧振環(huán)超寬帶同步開(kāi)關(guān)噪聲抑制電源平面，并建立三維FEM仿真模型進(jìn)行仿真分析，結(jié)果表明，其SSN抑制深度在-40 dB時(shí)阻帶范圍為0.13～20 GHz，抑制帶寬達(dá)到19.87 GHz，相比UC-EBG與Planar-EBG結(jié)構(gòu)，抑制帶寬分別提高了16.97 GHz和17.73 GHz，在頻率為20 GHz的1 V噪聲激勵(lì)下，可將噪聲抑制在6.8 mV內(nèi)，其抑制帶寬得到顯著提高。同時(shí)，該電源平面結(jié)構(gòu)簡(jiǎn)單，無(wú)需周期性電磁帶隙結(jié)構(gòu)，全向性好，阻帶寬，不需對(duì)電源平面開(kāi)槽，可保持良好的信號(hào)完整性。

［1］ ZHANG M S.Power noise suppression using power-andground via pairs in multilayered printed circuit boards［J］.IEEE Transactions on Components，Packaging，and Manufacturing Technology，2011，1（3）：374-385.

［2］ YANG H F，YUN X，CHANG H，et.al.Efficient and lowlatency pixel data transmission module for adaptive optics wavefront processor based on field-programmable gate array［J］.Optical Engineering，2015，54（6）：1-9.

［3］ 張志偉，李玉山.電磁帶隙結(jié)構(gòu)在同步開(kāi)關(guān)噪聲抑制中的應(yīng)用分析［J］.電訊技術(shù)，2010，50（3）：64-68.

ZHANG zhiwei，LI yushan.Application analysis of suppressing simultaneous switching noise（SSN）in electromagnetic band gap［J］.Telecommunication Engineering，2010，50（3）：64-68.（in Chinese）

［4］ 張木水.高速電路電源分配網(wǎng)絡(luò)設(shè)計(jì)與電源完整性分析［D］.西安：西安電子科技大學(xué)，2009.

ZHANG Mushui.Power delivery network design and power integrity analysis for high-speed circuits［D］.Xi'an：Xidian University，2009.（in Chinese）

［5］ MUTHANA P，SRINIVASAN K，ENGIN A E，et.al.Improvements in noise suppression for I/O circuits using embedded planar capacitors［J］.IEEE Transactions on Advanced Package，2008，31（2）：234-245.

［6］ 張斌，張東來(lái)，賈毅婷.電網(wǎng)高速數(shù)據(jù)采集系統(tǒng)板級(jí)同步開(kāi)關(guān)噪聲抑制研究［J］.電網(wǎng)技術(shù)，2012，36（3）：269-276.

ZHANG Bin，ZHANG Donglai，JIA Yiting.Study on board-level simultaneous switching noise reduction of power grid high-speed data acquisition system［J］.Power System Technology，2012，36（3）：269-276.（in Chinese）

［7］ 楊海峰，饒長(zhǎng)輝，李梅，等.實(shí)時(shí)波前處理機(jī)中的同步開(kāi)關(guān)噪聲抑制［J］.西安電子科技大學(xué)學(xué)報(bào)，2014，41（3）：215-222.

YANG Haifeng，RAO Changhui，LI Mei，et al.Study on suppression of simultaneous switching noise in the realtime wavefront processor［J］.Journal of Xidian University，2014，41（3）：215-222.（in Chinese）

［8］ KYTHAKYAPUZHA S R.Modeling of spiral inductors and transformers［D］.Manhattan，UK：Kansas State University，2001.

［9］ WU T L，LIN Y H，CHEN S T.A novel power planes with low radiation and broadband suppression of ground bounce noise using photonic bandgap structures［J］.IEEE Microwave Wireless Computational Letters，2004，14（7）：337-339.

［10］ RAIMONDO L，PAULIS F，ORLANDI A.A simple and efficient design procedure for planar electromagnetic bandgap structures on printed circuit boards［J］.IEEE Transactions on Electromagnetics Compatation，2011，53（2）：482-490.

楊海峰（1985—），男，四川成都人，2014年獲博士學(xué)位，現(xiàn)為工程師，主要研究方向?yàn)楹教炱饔行лd荷總體技術(shù)、航天綜合化電子系統(tǒng)、激光通信與測(cè)量總體技術(shù)等。

YANG Haifeng was born in Chengdu，Sichuan Province，in 1985，He received the Ph.D. degree in 2014.He is now an engineer.His research concerns spacecraft payload design，integrated aerospace electronic system，free-space optical communication and TT&C.

Email：haifeng_ioe@163.com

Ultra-wideband Suppression of Simultaneous Switching Noise Using Spiral Resonator Structure Mounted Power Plane

YANG Haifeng
（Southwest China Institute of Electronic Technology，Chengdu 610036，China）

To solve the limitations of existing methods of simultaneous switching noise（SSN）suppression，an ultra-wideband（UWB）suppression of SSN using spiral resonator structure mounted power plane is presented.By studying its equivalent circuit model，full-wave finite element method（FEM）is applied to analyze the power integrity both in frequency domain and time domain.The simulated results display that the SSN suppression bandwidth is broadened from 0.13 GHz to 20 GHz under a noise suppression margin of-40 dB，the SSN suppression characteristics are greatly improved in lower frequencies，approximately 16.97 GHz and 17.73 GHz of stopband bandwidth improvement over the conventional UC-EBG and planar-EBG power plane，respectively.When noise frequency is 20 GHz，the amplitude is 1 V injected，the noise voltage is suppressed to 0.25 mV.

printed circuit board；power integrity；simultaneous switching noise；spiral resonator structure

1　引 言

隨著各領(lǐng)域?qū)Ω咚佟⒏咝阅軘?shù)字系統(tǒng)需求的不斷提升，該類(lèi)數(shù)字系統(tǒng)所具有的高陡峭信號(hào)邊沿、高時(shí)鐘速率和低電壓電平等特點(diǎn)使得電源平面與地平面之間所產(chǎn)生的同步開(kāi)關(guān)噪聲（Simultaneous Switching Noise，SSN）問(wèn)題已成為制約其發(fā)展和應(yīng)用的主要瓶頸［1-2］。且隨電路系統(tǒng)向著高速度、低電壓、低功耗以及高集成度的方向發(fā)展，在同一封裝或板卡內(nèi)集成數(shù)字與模擬電路，以在更小的體積內(nèi)獲得更高的性能。而系統(tǒng)能力的提高引發(fā)了更大的開(kāi)關(guān)電流，當(dāng)印刷電路板（Printed Circuit Board，PCB）上的多個(gè)有源器件同時(shí)開(kāi)關(guān)時(shí)，電源平面與地平面之間存在的多種諧振模式將會(huì)導(dǎo)致同步開(kāi)關(guān)噪聲，進(jìn)而又會(huì)引起信號(hào)完整性的相關(guān)問(wèn)題以及電磁干擾等問(wèn)題，對(duì)電源分配網(wǎng)絡(luò)的供電能力提出了更高的要求，并且引發(fā)了更嚴(yán)重的電源噪聲波動(dòng)［3］。電源分配網(wǎng)絡(luò)是高速數(shù)字電路系統(tǒng)設(shè)計(jì)的基礎(chǔ)，直接影響了信號(hào)完整性、電源完整性以及電磁完整性的性能，它為數(shù)字電路提供電荷的同時(shí)也為噪聲提供了優(yōu)異的傳播路徑，因此電源分配網(wǎng)絡(luò)既要保證供電性能又要抑制噪聲的影響。電源分配網(wǎng)絡(luò)的設(shè)計(jì)與分析一直都是研究的重點(diǎn)，如何有效抑制高速電路中的同步開(kāi)關(guān)噪聲己成為不可避免的研究議題，也成為設(shè)計(jì)人員必須解決的難題。

The Creative Technology Fund of Southwest China Institute of Electronic Technology（H15017）

**通信作者:haifeng_ioe@163.com haifeng_ioe@163.com

TN702

A

1001-893X（2016）08-0939-05

10.3969/j.issn.1001-893x.2016.08.019

2016-04-06；

2016-06-06

date:2016-04-06；Revised date:2016-06-06

中國(guó)西南電子技術(shù)研究所技術(shù)創(chuàng)新基金項(xiàng)目（H15017）

引用格式:楊海峰.基于螺旋諧振環(huán)結(jié)構(gòu)的UWB同步開(kāi)關(guān)噪聲抑制電源平面［J］.電訊技術(shù)，2016，56（8）：939-943.［YANG Haifeng.Ultra-wideband suppression of simultaneous switching noise using spiral resonator structure mounted power plane［J］.Telecommunication Engineering，2016，56（8）：939-943.］