掃描SAR成像中SPECAN算法的FPGA實(shí)現(xiàn)*

柯 磊,龐 龍

(1.攀枝花學(xué)院交通與汽車工程學(xué)院，四川攀枝花　617000；2.中國(guó)傳媒大學(xué)信息工程學(xué)院，北京　100024)

掃描SAR成像中SPECAN算法的FPGA實(shí)現(xiàn)*

柯 磊**1,龐 龍2

(1.攀枝花學(xué)院交通與汽車工程學(xué)院，四川攀枝花617000；2.中國(guó)傳媒大學(xué)信息工程學(xué)院，北京100024)

為滿足掃描成像合成孔徑雷達(dá)(SAR)系統(tǒng)小型化和低功耗的迫切需求,給出一種頻譜分析(SPECAN)算法的現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)實(shí)現(xiàn),整個(gè)成像流程被劃分為多個(gè)時(shí)分的階段并分配到可復(fù)用的運(yùn)算單元和控制邏輯中,并且提出一種基于FPGA的優(yōu)化處理結(jié)構(gòu),將所有的信號(hào)處理功能集成在單片F(xiàn)PGA中。在實(shí)驗(yàn)與驗(yàn)證部分,通過FPGA處理結(jié)果與MATLAB運(yùn)算結(jié)果的對(duì)比,以及實(shí)際成像試驗(yàn)結(jié)果表明了設(shè)計(jì)正確性和結(jié)構(gòu)的工程實(shí)用性,適用于機(jī)場(chǎng)跑道、汽車高速公路的檢測(cè)和定位。

掃描合成孔徑雷達(dá);頻譜分析算法;FPGA實(shí)現(xiàn)

引用格式:柯磊，龐龍.掃描SAR成像中SPECAN算法的FPGA實(shí)現(xiàn)[J].電訊技術(shù)，2016，56(3)：319-323.[KE Lei，PANG Long.FPGA imP1ementation of SPECAN a1gorithm in ScanSAR imaging[J].Te1ecommunication Engineering，2016，56(3)：319-323.]

1　引 言

掃描合成孔徑雷達(dá)(Scan Synthetic APerture Radar，ScanSAR)的寬測(cè)繪帶能力是通過對(duì)各掃描波束形成的子帶圖像進(jìn)行距離向拼接實(shí)現(xiàn)的，廣泛應(yīng)用于自然災(zāi)害評(píng)估、海洋氣候預(yù)測(cè)等場(chǎng)合[1-2]。頻譜分析(SPectra1 Ana1ysis，SPECAN)算法廣泛應(yīng)用于ScanSAR成像中，與其他成像算法如距離多普勒(Range-DoPP1er，RD)算法和線性調(diào)頻變標(biāo)(ChirP Sca1ing，CS)算法相比，具有處理流程簡(jiǎn)化并易于工程實(shí)現(xiàn)的優(yōu)點(diǎn)。

SPECAN算法的實(shí)時(shí)處理非常具有挑戰(zhàn)性，因?yàn)檎麄€(gè)處理流程牽扯到高實(shí)時(shí)性要求的運(yùn)算任務(wù)、復(fù)雜的控制和調(diào)度邏輯。SAR實(shí)時(shí)信號(hào)處理系統(tǒng)可以使用多片信號(hào)處理器(Digita1 Signa1 Processor，DSP)作為工程實(shí)現(xiàn)的硬件平臺(tái)[3-5]，但DSP時(shí)序控制能力較弱，過高的功耗會(huì)給系統(tǒng)可靠性帶來嚴(yán)重威脅。相比之下，現(xiàn)場(chǎng)可編程邏輯門陣列(Fie1d Programmab1e Gate Array，F(xiàn)PGA)具有更低的功耗和更強(qiáng)大的實(shí)時(shí)處理能力，并且隨著片上系統(tǒng)(System on ChiP，SoC)技術(shù)的發(fā)展，F(xiàn)PGA的成本與開發(fā)難度也在不斷降低，使得FPGA不斷地取代DSP成為雷達(dá)系統(tǒng)平臺(tái)的首選平臺(tái)[6-8]，從而滿足系統(tǒng)小型化和低功耗的需求。

本文基于對(duì)運(yùn)算模塊和控制邏輯的可重配置與復(fù)用的設(shè)計(jì)原則，提出一種優(yōu)化的SPECAN算法的實(shí)現(xiàn)結(jié)構(gòu)，并且針對(duì)掃描SAR的應(yīng)用實(shí)例，將整個(gè)信號(hào)處理流程成功的在單片F(xiàn)PGA中進(jìn)行實(shí)現(xiàn)。最終的試驗(yàn)結(jié)果表明了整個(gè)掃描SAR系統(tǒng)的正確性，并且驗(yàn)證了提出的結(jié)構(gòu)的工程適用性。

2　SPECAN算法處理流程

SPECAN算法由對(duì)線性調(diào)頻信號(hào)的拉伸處理發(fā)展而來的，通過在方位向使用快速傅里葉變換(Fast Fourier Transform，F(xiàn)FT)和去斜處理來進(jìn)行頻譜分析。典型的信號(hào)處理流程如圖1所示，獲得高分辨率圖像需要經(jīng)過以下步驟：一是距離維數(shù)字脈沖壓縮；二是多普勒中心頻率估計(jì)；三是距離徙動(dòng)校正；四是多普勒斜率估計(jì)；五是方位向去斜和FFT處理；六是圖像幾何拼接處理。

圖1　SPECAN算法的信號(hào)處理流程Fig.1 The signa1 Processing f1ow of SPECAN a1gorithm

在SAR成像系統(tǒng)中，線性頻率調(diào)制(Linear Frequency Modu1ation，LFM)信號(hào)通常作為發(fā)射信號(hào)，因此SPECAN算法通過數(shù)字脈沖壓縮獲得距離高分辨率。在工程實(shí)現(xiàn)中，數(shù)字脈沖壓縮通常在頻域中實(shí)現(xiàn)，包括FFT、與參考因子的復(fù)乘和FFT逆變換(Inverse FFT，IFFT)處理。

由于雷達(dá)目標(biāo)平臺(tái)運(yùn)動(dòng)的多普勒效應(yīng)，需要進(jìn)行距離徙動(dòng)校正，在頻域中通過與相位因子的復(fù)乘來完成。因此，構(gòu)建相位因子需要在方位向通過自相關(guān)的方法精確估算多普勒中心頻率。然后，基于對(duì)比度最大化的自聚焦方法來進(jìn)行多普勒斜率的估計(jì)以獲得最精確的多普勒調(diào)頻率fdr，從而保證最終的成像質(zhì)量。徙動(dòng)校正的輸出通過與校正因子(由多普勒中心頻率fdc、fdr和其他因子構(gòu)成)的復(fù)乘即可完成去斜處理，再通過FFT處理就可以獲得目標(biāo)的斜距圖像。最終，通過幾何校正生成地距圖像，并量化成灰度圖輸出。

通過上述分析可以看出，在方位向處理中，RD算法完成脈沖壓縮需要進(jìn)行FFT與IFFT處理，CS算法需要完成FFT、fdr估計(jì)(需要完成FFT處理)和IFFT，SPECAN算法相比RD和CS算法在運(yùn)算上具有更高的效率，因?yàn)樵诜轿幌蛏蟽H需進(jìn)行一次FFT處理。SPECAN算法可以劃分為若干時(shí)分處理階段，從硬件實(shí)現(xiàn)的角度來看，該算法的另一個(gè)特點(diǎn)是乘法器、FFT/IFFT處理器、三角函數(shù)運(yùn)算器等運(yùn)算單元在不同的處理階段會(huì)多次被使用，這些特征使得邏輯運(yùn)算資源在不同處理階段的復(fù)用和重配置成為可能。

3　硬件平臺(tái)設(shè)計(jì)

3.1設(shè)計(jì)考慮

在本斜視掃描SAR成像應(yīng)用中，輸入信號(hào)和處理系統(tǒng)的參數(shù)如表1所示。

表1　掃描SAR應(yīng)用的具體參數(shù)Tab.1 The sPecific Parameters for ScanSAR aPP1ication

當(dāng)使用FPGA進(jìn)行SPECAN算法實(shí)現(xiàn)時(shí)，需要注意以下設(shè)計(jì)細(xì)節(jié)。

(1)邏輯運(yùn)算資源的復(fù)用

基于上節(jié)中對(duì)SPECAN算法的分析，其處理流程可以分為若干時(shí)分階段，因此相同的邏輯資源能夠在不同的處理階段進(jìn)行復(fù)用，從而能夠最大限度地減少資源消耗，提高系統(tǒng)的可靠性。數(shù)字脈沖壓縮和距離徙動(dòng)校正處理均可以分解為三個(gè)步驟，即FFT、復(fù)乘運(yùn)算和IFFT。同時(shí)，fdr估計(jì)和去斜處理主要通過FFT進(jìn)行功能實(shí)現(xiàn)。因此，F(xiàn)FT處理器和復(fù)數(shù)乘法器等運(yùn)算模塊可進(jìn)行重配置，從而節(jié)約FPGA芯片中的運(yùn)算資源。

(2)邏輯控制的靈活性

通過對(duì)各處理階段數(shù)據(jù)流水線的進(jìn)一步分析，控制邏輯的設(shè)計(jì)靈活性將會(huì)在很大程度上影響系統(tǒng)性能。在設(shè)計(jì)中，控制邏輯主要負(fù)責(zé)兩種功能：一是SPECAN算法中對(duì)進(jìn)行到相應(yīng)的處理階段進(jìn)行控制；二是各處理階段中對(duì)數(shù)據(jù)交換和流水線的控制。

(3)數(shù)據(jù)輸入/輸出接口及存儲(chǔ)

對(duì)于本掃描SAR的系統(tǒng)參數(shù)而言，輸入數(shù)據(jù)量為32 MB(4 096×1 024×8 B)，但是FPGA中的片上存儲(chǔ)總量難以滿足需求，因此必須采用片外存儲(chǔ)器進(jìn)行臨時(shí)數(shù)據(jù)存儲(chǔ)。系統(tǒng)采用異步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SynchronousDynamicRandomAccessMemory，SDRAM)，存儲(chǔ)容量和速度均能滿足設(shè)計(jì)需求。由于掃描SAR成像處理具有極高的數(shù)據(jù)速率，因此選用具有2 GB/s速率的周邊元件擴(kuò)展接口(PeriPhera1 ComPonent Interconnect ExPress，PCIe)完成FPGA和主機(jī)之間的數(shù)據(jù)通信。

3.2硬件實(shí)現(xiàn)平臺(tái)

本硬件平臺(tái)采用Xi1inx公司的Virtex5和Virtex6系列的FPGA產(chǎn)品進(jìn)行算法的實(shí)現(xiàn)，具體硬件框圖如圖2所示。

圖2　硬件實(shí)現(xiàn)平臺(tái)框圖Fig.2 The b1ock diagram of hardware imP1ementation P1atform

整個(gè)系統(tǒng)平臺(tái)使用兩片Virtex6系列FPGA作為核心處理單元，其中所有SPECAN算法均在FPGA-A中進(jìn)行實(shí)現(xiàn)，而FPGA-B作為備用處理單元便于系統(tǒng)擴(kuò)展和升級(jí)?；谏鲜鲇布脚_(tái)，原始回波信號(hào)數(shù)據(jù)通過PCIe接口傳輸至FPGA，最終的處理結(jié)果同樣通過PCIe接口上傳至上位機(jī)并以十六進(jìn)制文件進(jìn)行存儲(chǔ)。外部存儲(chǔ)器通過具有64位數(shù)據(jù)線和204引腳的小型雙面引腳內(nèi)存(Sma11 Out1ine Dua1 In-Line Memory Modu1e，SODIMM)接口進(jìn)行連接，主要用于各處理階段之間的數(shù)據(jù)臨時(shí)緩存。

3.3片上實(shí)現(xiàn)結(jié)構(gòu)

基于上述分析設(shè)計(jì)的SPECAN算法優(yōu)化片上實(shí)現(xiàn)結(jié)構(gòu)如圖3所示，所有的邏輯均集成并實(shí)現(xiàn)于單片目標(biāo)FPGA中，并且虛線框中的運(yùn)算模塊在各處理階段中都會(huì)被復(fù)用。

圖3　SPECAN算法的優(yōu)化實(shí)現(xiàn)結(jié)構(gòu)Fig.3 The oPtimized imP1ementation structure for SPECAN a1gorithm

下面介紹上述結(jié)構(gòu)中主要的邏輯模塊及其功能。

(1)PCIe控制模塊PCIe_ctr1

該模塊式PCIe連接的功能及時(shí)序控制邏輯，為成像系統(tǒng)和上位機(jī)之間的數(shù)據(jù)傳輸提供高速與穩(wěn)定的數(shù)據(jù)接口。

(2)數(shù)據(jù)矩陣控制Matrix_ctr1及存儲(chǔ)器控制模塊RAM_ctr1

為實(shí)現(xiàn)高速數(shù)據(jù)率和矩陣轉(zhuǎn)置，使用存儲(chǔ)器接口產(chǎn)生器(Memory Interface Generator，MIG)知識(shí)產(chǎn)權(quán)(Inte11ectua1 ProPerty，IP)核來提供外部存儲(chǔ)器和FPGA內(nèi)部數(shù)據(jù)轉(zhuǎn)置模塊的物理連接和膠合邏輯，矩陣轉(zhuǎn)置模塊主要負(fù)責(zé)兩個(gè)功能，基于數(shù)據(jù)地址映射的矩陣轉(zhuǎn)置及輸入輸出數(shù)據(jù)流的控制。同時(shí)，在FPGA內(nèi)部采用兩塊獨(dú)立RAM進(jìn)行數(shù)據(jù)乒乓存儲(chǔ)，而存儲(chǔ)器控制模塊則用于組織不同處理階段中的時(shí)序和數(shù)據(jù)地址映射。

(3)全局控制模塊G1oba1_ctr1

全局控制模塊本質(zhì)上是SPECAN算法的狀態(tài)機(jī)描述，根據(jù)數(shù)據(jù)矩陣、存儲(chǔ)器控制模塊及數(shù)學(xué)運(yùn)算模塊的輸出反饋，狀態(tài)機(jī)的當(dāng)前狀態(tài)會(huì)發(fā)生改變，并且改變后的狀態(tài)會(huì)立即返回到上述模塊，從而使系統(tǒng)進(jìn)行相應(yīng)的處理階段。

(4)數(shù)學(xué)運(yùn)算模塊Math_ctr1

作為全局控制模塊的解碼邏輯，該模塊主要用于指示當(dāng)前的處理階段(fdc估計(jì)，距離徙動(dòng)校正或其他處理階段)，根據(jù)全局控制模塊狀態(tài)機(jī)的當(dāng)前狀態(tài)，相應(yīng)的模塊例如dPc_ctr1、fdc_ctr1、RCMC_ctr1等模塊會(huì)被激活，這些模塊會(huì)詳細(xì)描述數(shù)字脈沖壓縮，fdc估計(jì)和距離徙動(dòng)校正的數(shù)據(jù)處理流水線。最后，該模塊會(huì)產(chǎn)生對(duì)應(yīng)的數(shù)據(jù)地址總線及使能時(shí)序信號(hào)，通過數(shù)據(jù)路徑的復(fù)用，提供數(shù)學(xué)運(yùn)算模塊與某個(gè)流水線控制模塊的邏輯連接。

(5)可復(fù)用運(yùn)算模塊

運(yùn)算模塊包括兩個(gè)FFT處理器，在不同處理階段可以配置成可變長(zhǎng)度的FFT和IFFT處理，CORDIC運(yùn)算器用于進(jìn)行三角運(yùn)算，例如正弦、余弦、反正切等運(yùn)算，最后還有一些加法器、乘法器和除法器等。例如，如果FSM當(dāng)前的狀態(tài)為數(shù)字脈沖壓縮，這些運(yùn)算模塊會(huì)組合起來完成dPcˉctr1模塊中的數(shù)據(jù)流水線操作。可見，通過運(yùn)算模塊和控制邏輯的復(fù)用，使得系統(tǒng)的資源消耗大幅降低。圖3所示的結(jié)構(gòu)已經(jīng)在Virtex6系列FPGA中成功實(shí)現(xiàn)，資源使用情況會(huì)在下節(jié)列出。

4　實(shí)現(xiàn)與驗(yàn)證

為評(píng)估FPGA處理的性能，自主開發(fā)的評(píng)估軟件會(huì)將FPGA處理結(jié)果與MATLAB處理結(jié)果進(jìn)行對(duì)比。采用無噪聲背景中點(diǎn)目標(biāo)回波作為系統(tǒng)驗(yàn)證的回波信號(hào)，F(xiàn)PGA與MATLAB的處理結(jié)果如表2所示?？梢姡現(xiàn)PGA處理結(jié)果非常精確，兩者結(jié)果的微小差別是由于FPGA采用單精度浮點(diǎn)的有限字長(zhǎng)效應(yīng)所引起的。

表2　掃描SAR信號(hào)處理機(jī)結(jié)果評(píng)估Tab.2 The outcome eva1uation for ScanSAR signa1 Processor

在設(shè)計(jì)中，外部DDR存儲(chǔ)器和FPGA的時(shí)鐘速率分別為400 MHz和200 MHz，最終目標(biāo)FPGA的資源消耗情況如表3所示。

表3　目標(biāo)FPGA的資源使用統(tǒng)計(jì)Tab.3 The resource uti1ization of target FPGA

采用某次飛行試驗(yàn)中數(shù)據(jù)采集器獲取的機(jī)場(chǎng)跑道回波信號(hào)作為數(shù)據(jù)源進(jìn)行算法實(shí)現(xiàn)的測(cè)試，處理所得的斜距圖像經(jīng)過轉(zhuǎn)換后所得距圖像如圖4所示。圖像范圍為1.5 km×1.5 km，距離向和方位向的分辨率均為5 m。

圖4　某機(jī)場(chǎng)跑道的成像結(jié)果Fig.4 The imaging resu1t of an airPort runway

5　結(jié)束語

FPGA提供的運(yùn)算資源和邏輯單元使得在單芯片中能夠?qū)崿F(xiàn)ScanSAR成像功能，通過于對(duì)SPECAN算法的分析和功能分解，提出了一種針對(duì)ScanSAR成像應(yīng)用背景下基于FPGA的硬件處理架構(gòu)，并將SPECAN算法所有的功能模塊均在單片F(xiàn)PGA中集成實(shí)現(xiàn)。隨著FPGA邏輯資源規(guī)模的不斷增長(zhǎng)以及器件功耗的降低，使得FPGA能夠滿足雷達(dá)系統(tǒng)小型化和低功耗的迫切需求。然后，通過關(guān)鍵技術(shù)指標(biāo)的FPGA平臺(tái)處理結(jié)果與MATLAB處理結(jié)果進(jìn)行對(duì)比驗(yàn)證了SPECAN算法實(shí)現(xiàn)結(jié)果的精確性。最后，飛行試驗(yàn)的成像結(jié)果證明了FPGA內(nèi)部硬件實(shí)現(xiàn)架構(gòu)的正確性和優(yōu)異的工程實(shí)用性，今后FPGA在現(xiàn)代雷達(dá)系統(tǒng)工程實(shí)現(xiàn)中將會(huì)發(fā)揮日益重要的作用。

[1] KOPPE W，BACH K，LUMSDON P.Benefits of terraSAR -X-PAZ conste11ation for maritime survei11ance[C]// Proceedings of 10th EuroPean Conference on Synthetic APerture Radar.Ber1in，Germany：IEEE，2014：1-4.

[2] ROMEISER R，GRABER H C，CARUSOM J，et a1.A new aPProach to ocean wave Parameter estimates from C-band scanSAR images[J].IEEE Transactions on Geoscience and Remote Sensing，2015，53(3)：1320-1345.

[3] 董磊.基于TMS320C6678的SAR/InSAR實(shí)時(shí)成像算法與實(shí)現(xiàn)研究[D].西安：西安電子科技大學(xué)，2014.

DONG Lei.Research of SAR/InSAR rea1-time imaging a1gorithms and imP1ementation based on TMS320C6678 [D].Xi'an：Xidian University，2014.(in Chinese)

[4] 張文科.基于DSP的SAR圖像并行處理系統(tǒng)的設(shè)計(jì)與算法實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2014.

ZHANG Wenke.SAR image Para11e1 Processing system design and a1gorithm imP1ementation based on DSP[D]. Xi'an：Xidian University，2014.(in Chinese)

[5] 楊方.基于TMS320C6678的多核DSP并行處理應(yīng)用技術(shù)研究[D].北京：北京理工大學(xué)，2014.

YANG Fang.Research on mu1ti-core DSP Para11e1 Processing techno1ogy based on TMS320C6678[D].Beijing：Beijing Institute of Techno1ogy，2014.(in Chinese)

[6] LI W，ZHANG H，HILDREH P，et a1.An FPGA-based rea1-time UAV SAR raw signa1 simu1ator[J].IEICE E-1ectronics ExPress，2014，11(11)：20140168-20140168.

[7] HOARE R R，SMETANA D.Acce1erating SAR Processing on COTS FPGA hardware using C-to-gates design too1s[C]//Proceedings of 2014 IEEE High Performance Extreme ComPuting Conference.Wa1tham，Massachusetts，USA：IEEE，2014：1-6.

[8] 李景山，溫雙燕，王建，等.基于高性能機(jī)群的環(huán)境一號(hào)C衛(wèi)星SAR圖像全分辨率快視實(shí)時(shí)處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].雷達(dá)學(xué)報(bào)，2014，3(3)：332-338.

LI Jingshan，WEN Shuangyan，WANG Jian，et a1.Design and imP1ementation of a rea1-time Processing system of fu11 reso1ution quick-1ook image of HJ-1 environmenta1 sate11ite C SAR based on high Performance c1uster[J]. Journa1 of Radars，2014，3(3)：332-338.(in Chinese)

柯 磊(1977—)，男，四川富順人，2009年于四川大學(xué)測(cè)控技術(shù)及儀器專業(yè)獲工學(xué)碩士學(xué)位，現(xiàn)為講師，主要從事測(cè)控技術(shù)與汽車電子方面的研究；

KE Lei was born in Fushun，Sichuan Province，in 1977.He received the M.S.degree from Sichuan University in 2009.He is now a 1ecturer.His research concerns measurement and contro1 techno1-ogy and automotive e1ectronics.

Emai1：ke1ei1214@163.com

龐 龍(1982—)，男，安徽淮北人，2010年于北京理工大學(xué)獲信號(hào)與信息處理專業(yè)博士學(xué)位，現(xiàn)為講師，主要從事雷達(dá)信號(hào)處理與系統(tǒng)開發(fā)方面的研究。

PANG Long was born in Huaibei，Anhui Province，in 1982. He received the Ph.D.degree from Beijing Institute of Techno1-ogy in 2010.He is now a 1ecturer.His research concerns radar signa1 Processing and system imP1ementation.

FPGA Implementation of SPECAN Algorithm in ScanSAR Imaging

KE Lei1，PANG Long2
(1.Schoo1 of TransPortation and Automobi1e Engineering，Panzhihua University，Panzhihua 617000，China；2.Schoo1 of Information Engineering，Communication University of China，Beijing 100024，China)

In order to satisfy the urgent requirements of system miniaturization and 1ow Power consumPtion for scan synthetic aPerture radar(ScanSAR)，fie1d Programmab1e gate array(FPGA)imP1ementation of sPectra1 ana1ysis(SPECAN)a1gorithm for ScanSAR imaging is given in this PaPer.The who1e imaging Processing f1ow is divided into severa1 time-division stages and maPPed to reusab1e ca1cu1ation modu1es and contro1 1ogics.An oPtimized Processing structure is ProPosed to integrate a11 the signa1 Processing Procedures into sing1e FPGA.In the verification Part，comParison between FPGA-based Processing resu1ts and MATLAB-based off-1ine Processing and the fie1d exPerimenta1 resu1ts indicates the va1idity of the design and engineering aPP1icabi1ity of the ProPosed system structure.And it is suitab1e for detection and Positioning of runway of airPort and motorway.

ScanSAR；sPectra1 ana1ysis a1gorithm；FPGA imP1ementation

TN957.5

A

1001-893X(2016)03-0319-05

10.3969/j.issn.1001-893x.2016.03.015

2015-07-02;

2015-11-02 Received date:2015-07-02;Revised date:2015-11-02

**通信作者:ke1ei1214@163.com Corresponding author:ke1ei1214@163.com