多帶Chirp發(fā)射機(jī)在USRP2上的實(shí)現(xiàn)

黃世盼

(桂林電子科技大學(xué) 信息與通信學(xué)院，廣西 桂林 541004)

?

多帶Chirp發(fā)射機(jī)在USRP2上的實(shí)現(xiàn)

黃世盼

(桂林電子科技大學(xué) 信息與通信學(xué)院，廣西 桂林 541004)

多帶Chirp通信系統(tǒng)是在Chirp通信系統(tǒng)中引入多載波技術(shù)，使系統(tǒng)的抗干擾能力和調(diào)制效率得以增強(qiáng)。在基于USRP2射頻平臺(tái)上實(shí)現(xiàn)了總帶寬為20 MHz的多帶Chirp通信系統(tǒng)發(fā)射機(jī)，利用USRP2板載FPGA實(shí)現(xiàn)收發(fā)基帶信號(hào)處理。結(jié)合Chirp調(diào)制波形的特點(diǎn)，對(duì)存儲(chǔ)Chirp波形數(shù)據(jù)的雙口ROM進(jìn)行復(fù)用，從而節(jié)省了FPGA的存儲(chǔ)空間，實(shí)現(xiàn)的收發(fā)系統(tǒng)在1 km距離上進(jìn)行了高速通信。

線性調(diào)頻信號(hào)；多帶發(fā)射機(jī)；USRP2

0　引言

線性調(diào)頻(Chirp)信號(hào)既是作為雷達(dá)信號(hào)，也是一種有效的通信信號(hào)。由于Chirp信號(hào)為多普勒寬容信號(hào)[1]，其幅值是恒定的，利于提高峰值功率受限系統(tǒng)的發(fā)射效率[2]；其具有良好抗干擾能力[3]和脈沖壓縮特性[4]。因?yàn)橥瑫r(shí)具有探測(cè)和通信能力，近年來(lái)獲得了廣泛的關(guān)注。

USRP2作為軟件無(wú)線電外設(shè)的典型代表[5-6]，可以很好地解決傳統(tǒng)Chirp通信系統(tǒng)中集成度低、可復(fù)制性差、易于受外界干擾和系統(tǒng)性能不穩(wěn)定等問(wèn)題[7]。應(yīng)用USRP2實(shí)現(xiàn)Chirp通信系統(tǒng)，具有易于實(shí)現(xiàn)、修改和擴(kuò)展等優(yōu)勢(shì)，具有相當(dāng)高的研究?jī)r(jià)值。

常規(guī)USRP2僅支持基于PC端GUNRadio的主機(jī)工作模式，對(duì)于大帶寬信號(hào)要求的高采樣速率，主機(jī)工作模式很難滿(mǎn)足。本文采用對(duì)USRP2板載FPGA直接編程的方式，將基帶處理轉(zhuǎn)移到USRP2上實(shí)現(xiàn)。

1　Chirp信號(hào)時(shí)頻特性

Chirp信號(hào)是一種瞬時(shí)頻率隨時(shí)間線性變化的信號(hào)，Chirp信號(hào)的表達(dá)式為：

s(t)=Aej[2π(f0t+μt2/2)+θ0], |t|≤T/2。

(1)

式中，A為Chirp信號(hào)幅度；T為Chirp信號(hào)符號(hào)周期；f0為Chirp信號(hào)的中心頻率；μ為Chirp信號(hào)的調(diào)頻斜率；θ0為Chirp信號(hào)的初始相位。可得Chirp信號(hào)的瞬時(shí)頻率表達(dá)式為：

(2)

Chirp信號(hào)的斜率μ表示信號(hào)瞬時(shí)頻率的變化速率，當(dāng)μ>0時(shí)稱(chēng)為上掃頻(UpChirp)信號(hào)，Chirp信號(hào)的瞬時(shí)頻率隨時(shí)間的增加不斷增大；當(dāng)μ<0時(shí)稱(chēng)為下掃頻(DownChirp)信號(hào)，Chirp信號(hào)的瞬時(shí)頻率隨時(shí)間的增加不斷減小。

根據(jù)最佳接收原理可知對(duì)于一個(gè)線性的信號(hào)，匹配濾波器的沖擊響應(yīng)同樣是一個(gè)線性的信號(hào)，調(diào)頻斜率互為相反數(shù)。則有Chirp信號(hào)的脈沖壓縮可以利用匹配濾波器實(shí)現(xiàn)，其匹配濾波器的沖擊響應(yīng)h(t)是s(t)反演后再取共軛，對(duì)于式(1)來(lái)說(shuō)，時(shí)間反轉(zhuǎn)相當(dāng)于調(diào)頻斜率取相反數(shù)。即DownChirp相應(yīng)的匹配濾波器的沖擊響應(yīng)為UpChirp，而UpChirp相應(yīng)的匹配濾波器的沖擊響應(yīng)為DownChirp。當(dāng)Chirp信號(hào)經(jīng)過(guò)匹配濾波器之后輸出的結(jié)果為s(t)和h(t)卷積的結(jié)果，即[8]

sMF(t)=s(t)*h(t)=

(3)

2　多帶Chirp發(fā)射機(jī)設(shè)計(jì)

在高速率的大帶寬Chirp通信系統(tǒng)中，單頻帶進(jìn)行數(shù)據(jù)傳輸時(shí)符號(hào)寬度會(huì)小于大量的多徑時(shí)延擴(kuò)展，此時(shí)會(huì)引起嚴(yán)重的ISI，無(wú)法保障Chirp通信系統(tǒng)的可靠性。多載波技術(shù)是將數(shù)據(jù)流分成若干個(gè)子數(shù)據(jù)流，從而使子數(shù)據(jù)流具有低得多的傳輸比特速率，然后利用這些數(shù)據(jù)流分別去調(diào)制若干個(gè)載波，最后將調(diào)制信號(hào)合成后傳輸。多載波調(diào)制對(duì)于信道的時(shí)間彌散性不敏感，在Chirp通信系統(tǒng)中引入多載波技術(shù)可以增強(qiáng)系統(tǒng)抗衰落性能，利于實(shí)現(xiàn)高速無(wú)線通信。

Chirp通信系統(tǒng)中引入多載波技術(shù)形成多帶Chirp通信系統(tǒng)，其頻譜結(jié)構(gòu)如圖1所示，總帶寬被分為N個(gè)子頻帶，各個(gè)子頻帶內(nèi)都進(jìn)行調(diào)制。

多帶Chirp發(fā)射機(jī)的設(shè)計(jì)框圖如圖2所示。可以看到，整個(gè)發(fā)射機(jī)設(shè)計(jì)先將二進(jìn)制碼元輸入串并轉(zhuǎn)換器進(jìn)行串并轉(zhuǎn)換，降低數(shù)據(jù)傳輸?shù)乃俾?；再將低速的?shù)據(jù)分別輸入各自的調(diào)制器進(jìn)行調(diào)制，調(diào)制后的信號(hào)在時(shí)域上直接進(jìn)行累加；最后將累加得到的多帶調(diào)制信號(hào)經(jīng)DAC轉(zhuǎn)換后，進(jìn)行上變頻將信號(hào)搬移至發(fā)射頻段進(jìn)行發(fā)射。

圖1　多帶Chirp通信系統(tǒng)頻譜結(jié)構(gòu)

圖2　多帶Chirp發(fā)射機(jī)框圖

3　USRP 2硬件配置

要實(shí)現(xiàn)多帶Chirp發(fā)射機(jī)，需要對(duì)USRP2的硬件進(jìn)行配置。配置時(shí)鐘芯片AD9510給PFPGA，DAC和ADC提供時(shí)鐘；配置本振頻率合成器ADF4360-0將基帶信號(hào)進(jìn)行上變頻；配置數(shù)模轉(zhuǎn)換器AD9777將信號(hào)由數(shù)字信號(hào)轉(zhuǎn)換為適合在信道中傳輸?shù)哪M信號(hào)。具體配置如下：

3.1時(shí)鐘芯片

USRP2中采用的時(shí)鐘分配芯片是AD9510。AD9510提供多路輸出時(shí)鐘分配功能，它具有低抖動(dòng)和低相位噪聲特性，能夠極大地提升數(shù)據(jù)轉(zhuǎn)換器的性能[11]。在USRP2中，AD9510為其他模塊提供時(shí)鐘，包括FPGA，數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器。

AD9510的串口控制端口支持SPI協(xié)議，因此可以通過(guò)SPI來(lái)實(shí)現(xiàn)寄存器的讀寫(xiě)操作。通過(guò)SPI配置地址為0x40，0x42，0x45，0x4F，0x54，0x5A的寄存器以滿(mǎn)足系統(tǒng)設(shè)計(jì)需求，其他寄存器均為默認(rèn)值。地址0x40，0x42的寄存器設(shè)定值為0Eh表示COMS輸出，禁止反向COMS驅(qū)動(dòng)；地址0x45的寄存器設(shè)定值為01 h表示CLK1作時(shí)鐘輸出；地址0x4F的寄存器設(shè)定值為80 h表示設(shè)置DAC工作時(shí)鐘；地址0x54的寄存器設(shè)定值為11 h表示設(shè)置本振工作時(shí)鐘；地址0x5A的寄存器設(shè)定值為01 h表示將配置寫(xiě)入對(duì)應(yīng)的寄存器。AD9510通過(guò)SPI進(jìn)行配置時(shí)，注意要先將管腳21(CSB)置低，然后輸入指令到SDIO口，每配置完一個(gè)寄存器后需將CSB置高保持3 ns，然后將CSB置低后再配置下一個(gè)寄存器。

3.2本振合成器

RFX2400子板上使用的頻率合成器是一款完全集成的整數(shù)N分頻合成器和VCO的ADF4360-0[12]。ADF4360-0中晶振的輸出頻率和本振的輸出頻率滿(mǎn)足關(guān)系式：

fVCO=N×fPD=(P×B+A)×(fREFIN/R)。

(6)

要實(shí)現(xiàn)本振頻率合成，需要對(duì)R Counter Latch、Control Latch和N Counter Latch三個(gè)寄存器進(jìn)行配置。以設(shè)計(jì)2.44 GHz本振頻率為例：寄存器R設(shè)定值為300 015 h，表示Band Clock(小于1 MHz)選擇8分頻，反后沖脈沖寬度3.0 ns，R計(jì)數(shù)器配置；寄存器C設(shè)定值為c6f124 h，表示預(yù)分頻器設(shè)定值為32/33，電荷泵增益為1，電荷泵電流為1.25 mA，輸出功率等級(jí)為11 mA，-6 dBm(50 Ω)，相位檢測(cè)為負(fù)極，MUXOUT引腳輸出數(shù)字鎖定探測(cè)信號(hào)，核心功率等級(jí)為10 mA；寄存器N設(shè)定值為000f22 h，表示本振輸出不分頻，計(jì)數(shù)器A配置，計(jì)數(shù)器B配置。需要注意的是，寄存器配置寫(xiě)入時(shí)是有順序要求的，寫(xiě)入的順序依次為R Counter Latch、Control Latch、N Counter Latch。

3.3數(shù)模轉(zhuǎn)換器

USRP2的主數(shù)模轉(zhuǎn)換器(DAC)是雙通道16 bit的AD9777[13]。通過(guò)SPI標(biāo)準(zhǔn)接口對(duì)寄存器配置可以完成AD9777的所有寄存器配置。地址為0x00的寄存器控制AD9777的全局工作狀態(tài)，設(shè)定值為04 h表示SDIO作為SPI的輸出，MSB優(yōu)先，1R模式。地址為0x01～0x04的寄存器配置AD9777的功能實(shí)現(xiàn)。地址為0x01的寄存器可控制調(diào)制方式、調(diào)制效率和內(nèi)插速率等，設(shè)定值為84 h表示4倍內(nèi)插，無(wú)正交調(diào)制，插值無(wú)0填充，選用實(shí)數(shù)模式，8管腳輸出輸入數(shù)據(jù)時(shí)鐘(DATACLK)。地址為0x02的寄存器可配置輸入數(shù)據(jù)格式，輸入模式(單雙口)等，設(shè)定值為00 h表示輸入為有符號(hào)數(shù)據(jù)輸入模式為雙口。地址為0x03的寄存器可配置DAC的分頻比以及設(shè)定管腳53或管腳8作為輸出功能管腳，設(shè)定值為00 h表示DAC的分頻比為1，管腳8作為輸出DATACLK。地址為0x04的寄存器可配置PLL的工作狀態(tài)等，設(shè)定值為80 h表示啟用鎖相環(huán)，自動(dòng)控制電荷泵。

4　多帶Chirp發(fā)射機(jī)在USRP2上的實(shí)現(xiàn)

Chirp信號(hào)產(chǎn)生的主要方式為直接數(shù)字波形合成(DDS)[14-15]，在工程當(dāng)中，Chirp信號(hào)的實(shí)部和虛部存在USRP2中FPGA的雙口ROM中。由于UpChirp信號(hào)實(shí)部/虛部鏡像翻轉(zhuǎn)后可以得到DownChirp信號(hào)的實(shí)部/虛部，故雙口ROM中只需存入U(xiǎn)pChirp與DownChirp信號(hào)其中一種信號(hào)即可，這樣可以使數(shù)據(jù)少存儲(chǔ)一半，節(jié)省了FPGA的資源。雙口ROM復(fù)用基本原理如圖3所示，雙口ROM中存儲(chǔ)UpChirp信號(hào)的實(shí)部和虛部數(shù)據(jù)，當(dāng)碼元為1時(shí)選用UpChirp地址發(fā)生器，同時(shí)從地址1和地址N+1往下讀取實(shí)部和虛部數(shù)據(jù)，輸出即為UpChirp信號(hào)；當(dāng)碼元為0時(shí)選用DownChirp地址發(fā)生器，同時(shí)從地址N和地址2N往上讀取實(shí)部和虛部數(shù)據(jù)，輸出即為DownChirp信號(hào)。圖3中的N由碼元速率和DAC采樣頻率確定。

圖3　雙口ROM復(fù)用基本原理

由于USRP2使用的射頻子板RXF2400射頻帶寬有限，故在USRP2上實(shí)現(xiàn)為單子帶帶寬為2.5 MHz，碼元速率為0.5 MHz，總帶寬為20 MHz，8子帶的多帶Chirp發(fā)射機(jī)系統(tǒng)。USRP2中主DAC為16 bit的AD9777，其工作頻率為100 MHz，故N=100 MHz/0.5 MHz=200。設(shè)置雙口ROM位寬為16 bit，存儲(chǔ)深度為400。ROM前半部分[0:200]存儲(chǔ)實(shí)部，ROM后半部分[201∶400]存儲(chǔ)虛部。使用雙口ROM后輔以邏輯控制，可以節(jié)省FPGA中一半的存儲(chǔ)資源。

在產(chǎn)生Chirp波形時(shí)為了抑制子帶間的互干擾，在時(shí)域中加入了成型濾波器，所以每個(gè)碼元調(diào)制輸出的信號(hào)兩端都有衰減，但是Chirp信號(hào)的特征值不變，所以不會(huì)影響接收端的檢測(cè)。

Xilinx ISE的ChipScope捕獲的8個(gè)子帶實(shí)部以及8子帶實(shí)部累加后的波形如圖4所示。因?yàn)橄到y(tǒng)使用的是復(fù)調(diào)制，中間的2個(gè)子帶最高頻率相同，越往兩邊，子帶的最高頻率就越大，而DAC轉(zhuǎn)換頻率不變，所以就得到了如圖4所示的波形。在USRP2平臺(tái)上實(shí)現(xiàn)的總帶寬為20 MHz的多帶Chirp發(fā)射機(jī)的發(fā)射頻譜如圖5所示。從圖5中可以看到使用成型濾波器后的帶內(nèi)頻譜平坦，帶寬外的噪聲得到了抑制，利于接收端進(jìn)行子帶分離。

圖4　ChipScope捕獲的8個(gè)子帶的實(shí)部波形

圖5　多帶Chirp發(fā)射機(jī)實(shí)時(shí)頻譜

5　結(jié)束語(yǔ)

本文提出了Chirp通信系統(tǒng)和多載波技術(shù)結(jié)合的多帶Chirp通信系統(tǒng)，用直接數(shù)字波形合成方式實(shí)現(xiàn)產(chǎn)生Chirp信號(hào)。在USRP2上Verilog HDL語(yǔ)言編寫(xiě)信號(hào)處理程序和配置主要芯片，并對(duì)雙口ROM進(jìn)行復(fù)用，減少了FPGA上資源的消耗，實(shí)現(xiàn)了8個(gè)子帶?？値挒?0 MHz多帶Chirp發(fā)射機(jī)系統(tǒng)。

[1]KIM K T.Focusing of High Range Resolution Profiles of Moving Targets Using Stepped Frequency Waveforms[J].IET Radar,Sonar & Navigation,2010,4(4):564-5-175.

[2]PATTON L,FROST S,RIGLING B.Efficient Design of Radar Waveforms for Optimized Detection in Colored Noise[J].IET Radar,Sonar & Navigation,2012,6(1):21-29.

[3]周昱昕,包衛(wèi)東.一種基于Frft的BOK-Chirp信號(hào)擴(kuò)頻通信的方法[J].無(wú)線電工程，2014，44(9):32-34.

[4]YOON C,LEE W,SONG J H,et al.New Baseband Pulse Compression for Chirp Coded Excitation[C]∥IEEE International Ultrasonics Symposium (IUS),2013:906-909.

[5]HUMPHRIES J R,GALLAGHER M W,GALLAGHER D R,et al.Interrogation of Orthogonal Frequency Coded SAW Sensors Using the USRP[C]∥Frequency Control Symposium & the European Frequency and Time Forum (FCS),2015 Joint Conference of the IEEE International.Denver,2015:530-535.

[6]黃凌.基于GNU Radio和USRP的認(rèn)知無(wú)線電平臺(tái)研究[D].廣州：華南理工大學(xué),2010.

[7]李賽.基于Chirp信號(hào)的超寬帶認(rèn)知無(wú)線電(CUWB)技術(shù)研究[D].北京：北京郵電大學(xué),2009.

[8]CHARLES E.COOK M B.Radar Signals:an Introduction to Theory and Application[M].USA:Academic Press,1967：168-185.

[9]隋占菊,劉麗哲,陳強(qiáng)輝.2Mbps Chirp-QPSK調(diào)制解調(diào)器設(shè)計(jì)與實(shí)現(xiàn)[J].無(wú)線電通信技術(shù)， 2010，36(5):46-48.

[10]王力男.衛(wèi)星通信系統(tǒng)中Chirp信號(hào)設(shè)計(jì)與捕獲[J].無(wú)線電通信技術(shù),2011,37(6):58-60.

[11]Analog Device Inc.AD9510Datashteet [EB/OL]，2005.http://www.analog.com/media/cn/technical-documentation/data-sheets/AD9510_cn.pdf

[12]Analog Device Inc.ADF4360-0Datashteet [EB/OL].2012-11.http://www.analog.com/media/cn/technical-documentation/data-sheets/ADF4360-0.pdf

[13]DEVICES A.AD9777 16-Bit,160 MSPS 2/4/8 Interpolating Dual TxDAC+ D/A Converter[Z]，2002.

[14]常文革,祝明波,梁甸農(nóng).寬帶線性調(diào)頻信號(hào)產(chǎn)生技術(shù)研究[J].信號(hào)處理,2002，18(4):125-130.

[15]霍志勇,張軍.DDS線性調(diào)頻信號(hào)產(chǎn)生技術(shù)研究[J].無(wú)線電工程,2006，36(1):27-29.

黃世盼男，(1989—)，碩士研究生。主要研究方向：Chirp通信與傳感一體化。

Implementation of Multi-band Chirp Transmitter on USRP2

HUANG Shi-pan

(SchoolofInformationandCommunicationEngineering,GuilinUniversityofElectronicTechnology,GuilinGuangxi541004,China)

Multi-band Chirp communication system is a Chirp communication system that introduces multicarrier.It makes the anti-interference performance and modulation efficiency of the system enhanced.In this paper,a multi-band Chirp transmitter system with a total bandwidth of 20 MHz is implemented based on USRP2 platform.Combined with the characteristics of the Chirp modulation waveform,the dual port ROM which stores the Chirp waveform data is multiplexed,thus saving the storage space of FPGA.The implementation of the transceiver can communicate at high speed in the 1 km distance.

chirp signal;multi-band chirp transmitter;USRP2

10.3969/j.issn.1003-3106.2016.10.16

2016-07-05

國(guó)家自然科學(xué)基金資助項(xiàng)目(61362006)；廣西自然科學(xué)基金資助項(xiàng)目(2014GXNSFBA118288)；省部共建認(rèn)知無(wú)線電重點(diǎn)實(shí)驗(yàn)室課題(2013ZR08)；桂林電子科技大學(xué)研究生教育計(jì)劃資助項(xiàng)目(YJCXS201517)。

TP391.4

A

1003-3106(2016)10-0065-04

引用格式：黃世盼.多帶Chirp發(fā)射機(jī)在USRP2上的實(shí)現(xiàn)[J].無(wú)線電工程,2016,46(10):65-68.