基于DDS和FPGA的數(shù)字式多脈沖激勵超聲檢測系統(tǒng)設計

張　宇，王雪梅，倪文波

（西南交通大學機械工程學院，四川 成都 610031）

基于DDS和FPGA的數(shù)字式多脈沖激勵超聲檢測系統(tǒng)設計

張宇，王雪梅，倪文波

（西南交通大學機械工程學院，四川 成都 610031）

針對現(xiàn)有超聲波檢測系統(tǒng)發(fā)射脈沖單一、設計復雜等不足，設計一個以現(xiàn)場可編程門陣列（FPGA）為核心的數(shù)字式超聲檢測系統(tǒng)。采用直接數(shù)字合成（DDS）技術，通過可編程方式控制超聲波激勵信號的產生。檢測系統(tǒng)能夠針對不同檢測需要，靈活設置和選擇不同波形、頻率、脈沖寬度和脈沖數(shù)的激勵信號，從而提高檢測能力和適應性。試驗結果表明：多脈沖激勵方式能夠在較低的激勵電壓下，獲得更強的超聲回波信號，實現(xiàn)工件內部更深范圍內缺陷的有效檢出。

直接數(shù)字合成；現(xiàn)場可編程門陣列；超聲波檢測；高速數(shù)據(jù)采集；多脈沖激勵

0　引　言

超聲波檢測是工業(yè)無損檢測中應用最廣泛、研究最活躍的方法之一［1］。傳統(tǒng)的模擬式檢測儀器測量過程復雜、發(fā)射脈沖單一、精度低、誤差大、回波信號存儲和再現(xiàn)困難。數(shù)字式超聲波檢測儀器以微處理器為核心，按預先設置的程序，自動對儀器進行控制，實現(xiàn)缺陷數(shù)據(jù)的采集、判別、存儲以及顯示等功能，具有動態(tài)范圍大、準確度高、穩(wěn)定性好、使用靈活、方便等優(yōu)點［2］。

在工業(yè)超聲檢測中，對不同的探傷材料和探傷厚度，往往需要配合不同諧振頻率的探頭，采用不同脈沖寬度、不同波形和不同重復頻率的激勵信號［3］。而傳統(tǒng)的超聲波發(fā)射電路，無論是諧振式還是非諧振式，往往只能產生一種形式的激勵信號——連續(xù)波或脈沖波，其激勵信號的波形、脈沖寬度、幅度和頻率等參數(shù)均由電路結構或探頭材料確定，不能按照需求方便地進行調整，在實際應用時存在很大的局限性。

本文基于DDS原理，在FPGA硬件平臺上，輔以高速A/D轉換芯片，設計了一可靈活選擇和設置激勵信號種類和頻率的數(shù)字式超聲檢測系統(tǒng)，并對單脈沖和多脈沖激勵下檢測系統(tǒng)的靈敏度和分辨率進行了實驗分析［4］。

1　系統(tǒng)總體方案設計

數(shù)字式超聲波檢測系統(tǒng)的總體方案的原理框圖如圖1所示，系統(tǒng)包含激勵模塊、回波信號調理模塊、數(shù)據(jù)采集模塊、主控模塊、傳輸和存儲模塊［5］。激勵模塊基于DDS原理，通過編程來選擇激勵信號的種類和頻率，以適應不同的檢測需求，獲取最佳的包含缺陷信息的回波信號，提高檢測系統(tǒng)的分辨力和適應性。回波信號調理模塊是對探頭接收的回波信號進行限幅和濾波處理，濾除回波信號中包含的高壓和噪聲的干擾，然后再將包含有缺陷信息的微弱回波信號放大到適當?shù)姆?，以便于輸入A/D進行數(shù)模轉換。數(shù)據(jù)采集模塊是對放大后的回波信號進行數(shù)據(jù)采集，數(shù)據(jù)采集是由FPGA控制A/D進行。工業(yè)探傷中，超聲波中心工作頻率可高達5MHz，因此本系統(tǒng)中選用最高采樣頻率為40MHz的A/D轉換芯片-TLC5540，采樣控制時鐘由FPGA內部的鎖相環(huán)（PLL）產生，能夠通過軟件編程靈活進行選擇和設置［6-7］。

圖1　系統(tǒng)總體結構框圖

整個檢測系統(tǒng)以FPGA為核心控制單元，采用Altera公司的CycloneⅡ器件EP2C35F672，該器件含有豐富的邏輯單元和高速穩(wěn)定的系統(tǒng)時鐘，主要完成時序控制、數(shù)據(jù)處理和傳輸控制等功能。

2　基于DDS的激勵信號產生

DDS是一種新型的數(shù)字頻率合成技術，易于實現(xiàn)頻率、相位以及幅值的數(shù)控調整，具有相對帶寬大、頻率轉換時間短、分辨力高和相位連續(xù)性好等優(yōu)點?；贒DS的超聲波激勵信號產生原理框圖如圖2所示。

圖2　基于DDS的激勵信號產生原理框圖

在系統(tǒng)時鐘作用下，相位累加器對頻率控制字進行線性累加，此時，相位累加器的輸出數(shù)據(jù)就是合成信號的相位，相位累加器的溢出頻率就是DDS的輸出信號頻率。同時，用相位累加器的輸出數(shù)據(jù)作為波形表（ROM）的相位抽樣地址值，就可以得到波形的二進制編碼，完成相位到幅值的轉換。D/A轉換器接收到來自波形表（ROM）的輸出，并將數(shù)字信號轉換成模擬信號，得到所需的激勵信號。

本系統(tǒng)用Verilog語言編寫波形發(fā)生程序，DDS的輸出信號頻率由下式給定：

式中：fout——輸出波形頻率；

M——頻率控制字；

N——相位累加器位數(shù)；

flk——系統(tǒng)時鐘頻率。

本檢測系統(tǒng)的時鐘為120 MHz，N由軟件設置為32位，M定義為6位16進制數(shù)，由按鍵控制設置，改變M（0～FFFFFF）就可以產生0～500kHz任意頻率的輸出，從而改變輸出信號頻率。波形表ROM由QuartusII軟件內部的宏單元LPM_ROM定制實現(xiàn)，存放不同類型的波形文件。輸出波形由存在ROM中的波形數(shù)據(jù)文件決定，可通過“波形”按鍵控制選擇，從而得到多脈沖或單脈沖的正弦波、三角波、方波等不同的輸出波形。圖3為單脈沖和多脈沖三角波波形。

原試驗樣機功率電路包括 2 個輸入電壓傳感器、2個熔斷器、2個輸入濾波器、2 個接觸器、2 個支撐電容、IGBT 模塊、2 個輸出電流傳感器、輸出電抗器等主要部件。經過分析和試驗，在保持原電路功能和性能不下降的基礎上，功率電路簡化為 1 個輸入電壓傳感器、 1 個熔斷器、2 個輸入濾波器、2 個接觸器、2 個支撐電容、IGBT 模塊、1 個輸出電流傳感器。經過簡化后的電路，節(jié)省了成本，又提高了系統(tǒng)可靠性，在長沙磁浮快線上未發(fā)生懸浮控制器功率部件可靠性問題。

圖3　單脈沖和多脈沖三角波

在相同激勵電壓下，脈沖寬度τ越窄，產生的超聲波能量越低，系統(tǒng)可辨別距離越小，分辨能力則越強；在相同的脈沖寬度下，在一定的范圍內，一個周期T內脈沖的個數(shù)越多，超聲波發(fā)射強度越大，可探測的深度越大，探測能力就越強，所以可根據(jù)不同的檢測條件，靈活選擇不同的激勵信號波形、脈沖寬度和一個激勵周期內的脈沖數(shù)。

在實驗室條件下，采用CSK-1A標準試塊的底面（100 mm厚度）來模擬實際工件內部相同深度位置的缺陷。由本系統(tǒng)DDS模塊產生幅值為3.3V、脈沖寬度相同且τ=32ns、不同脈沖個數(shù)的三角波激勵信號去激勵探頭（CTS-22型超聲探傷儀所配備的寬帶窄脈沖探頭），檢測標準試塊底面回波，可獲得多次回波信號。實驗得到的回波波形干凈，且當脈沖數(shù)為5時，幅值最大可達到60mV，表明即使在3.3V的低電壓激勵下，利用多脈沖激勵仍然可以獲得足夠強度的超聲反射回波信號，實現(xiàn)缺陷的檢測。實驗中得到的回波信號幅值和激勵脈沖個數(shù)關系如表1所示。

表1　不同脈沖個數(shù)激勵情況對比表

可以看出，在相同的激勵脈沖寬度條件下，當脈沖個數(shù)達到5之后，再繼續(xù)增加脈沖個數(shù)，回波信號幅值呈下降趨勢，檢測效果變差。同時，增加一個周期內的脈沖個數(shù)，檢測的分辨率會隨之降低，分辨率檢測會在后文進行進一步的實驗分析。

3　超聲信號檢測系統(tǒng)

3.1回波信號調理電路

超聲波檢測系統(tǒng)在檢測缺陷時，回波信號電壓只有幾十毫伏，同時回波信號中包含有發(fā)射信號和大量的噪聲信號，因此需要對回波信號進行相應的預處理，使之滿足探傷對檢測信號和A/D芯片對輸入信號電壓的要求，才能進行數(shù)據(jù)采集。回波信號的調理電路主要包括限幅保護、程控放大和有源帶通濾波電路［8-9］。

由于系統(tǒng)發(fā)射和接收共用一個探頭，所以接收到的信號除了回波信號之外，還包含著發(fā)射信號。如果不對發(fā)射信號進行限幅，就可能會損壞接收電路，為了避免接收放大電路被發(fā)射信號擊穿損壞，本系統(tǒng)采用兩個瞬態(tài)二極管負極相連，組成雙向瞬態(tài)電壓抑制電路，雙向抑制電壓為-5～5V，如果回波信號超過該幅值，電路會瞬態(tài)導通。只有幅值在范圍內，才能夠傳向后級的放大電路。該雙向瞬態(tài)電壓保護電路不僅保護了后級的調理電路，同時也提高了接收通道后續(xù)電路的抗阻塞特性。

程控放大電路是整個調理電路的核心，確保系統(tǒng)獲得完整、非失真，滿足A/D輸入電壓要求的回波信號。本系統(tǒng)采用兩級放大電路，第1級由運放AD8099構成固定增益電路，第2級由運放AD8000和模擬開關ADG611構成可調增益電路。ADG611由FPGA的4個I/O口控制，實現(xiàn)其導通和關閉。程控放大原理圖如圖4所示，放大電路采用同相比例放大電路設計，放大倍數(shù)（AU）計算公式為AU=1+Rf/Ri，式中Rf代表反饋電阻（如圖4中的R3），Ri代表基阻（如圖4中的R2）。

本系統(tǒng)固定增益電路放大倍數(shù)為10倍，可調增益電路的可選放大倍數(shù)為2、3和5，所以程控放大倍數(shù)可達到50倍。一般回波信號的幅度是-60～60mV，所選的A/D芯片的輸入電壓要求是-2～2 V，經過程控放大可使回波信號放大到適合A/D輸入的電壓，充分滿足了檢測系統(tǒng)對增益的要求。

圖4　程控放大電路

超聲檢測所用的探頭的中心頻率通常為2.5，5MHz兩種，回波信號也主要集中在中心頻率附近的一個比較窄的頻帶上。為了排除噪聲干擾，提取感興趣的檢測信號，在信號調理電路中設計了兩個二階有源帶通濾波器，其中心頻率分別為2.5，5 MHz，可以根據(jù)實際使用的探頭在兩種不同中心頻率的帶通濾波器之間進行選擇，提高了檢測系統(tǒng)的適應性和靈活性。二階有源濾波電路由低通濾波電路和高通濾波電路串聯(lián)構成，以中心頻率為2.5 MHz帶通濾波器為例，在設計時令R26=R25=R，R27=2R，C29=C30=C，首先選定C為100pF，再根據(jù)中心頻率公式f0=1/（2πRC）就可以計算出電阻R的阻值，最后根據(jù)品質因數(shù)、帶寬及電路放大倍數(shù)等性能參數(shù)計算出其他各元器件的數(shù)值。

本檢測系統(tǒng)選用運放AD8000作為有源器件，AD8000是ADI公司的超高速運算放大器，帶寬為1.5GHz，壓擺率高達4.1kV/μs，輸入電壓為-5～5V，充分滿足了信號處理的要求。

3.2A/D數(shù)據(jù)采集電路

超聲波信號頻率高，在鋼質材料中，超聲波縱波的傳播速度達到5970m/s，在薄壁材料中，超聲波的傳播時間非常短暫，所以必須采用較高的檢測頻率才能獲取完整的信號波形并在短時間內盡可能多地捕獲到超聲回波中所包含的缺陷信息。本系統(tǒng)中采用的探頭的中心頻率為2.5，5MHz，為了獲得較理想的信號波形，采樣頻率至少應分別達到20，40MHz。分辨率是一個A/D芯片能夠分辨的最小模擬量，是模數(shù)轉換中的另一個重要參數(shù)。本系統(tǒng)采用TI公司的8bit分辨率、每秒40MHz采樣頻率的A/D轉換芯片TLC5540。該芯片控制簡單，只需給定一個啟動時鐘信號，就可以完成數(shù)據(jù)轉換和傳輸?shù)瓤刂啤LC5540的時序圖見圖5。輸入信號在時鐘的下降沿被采樣，延遲2.5個時鐘后輸出，數(shù)據(jù)在時鐘的上升沿被讀入。此外，由于TLC5540采用了一種改進的半閃結構及COM工藝，其功耗只有75 mW，內置采樣保持電路，且模擬輸入帶寬高達75 MHz，可以很好地滿足超聲檢測系統(tǒng)的要求。

圖5　TLC5540的時序圖

4　系統(tǒng)軟件設計

FPGA是一種可再配置的數(shù)字邏輯電路，數(shù)字系統(tǒng)的設計其實就是軟件的設計［10］。系統(tǒng)應用軟件是在Altera公司Quartus II 9.0編譯環(huán)境下采用Verilog語言開發(fā)設計的。在本系統(tǒng)中使用 FPGA邏輯實現(xiàn)的功能有：激勵信號的產生、A/D采樣控制時鐘信號的產生、A/D轉換數(shù)據(jù)的采集控制和采集數(shù)據(jù)的緩存等。

在整個超聲波檢測系統(tǒng)中，不同的模塊所采用的時鐘也是不同的，只需要改變PLL的參數(shù)設置和輸出頻率值，就可以為每個模塊提供不同的時鐘信號，因此，時鐘可以根據(jù)探頭的中心頻率和實際情況進行合理的設置。

整個系統(tǒng)軟件的主程序流程圖如圖6所示，主程序除了對系統(tǒng)初始化外，還對每個子模塊程序提供時序控制和邏輯控制，調用各個模塊并使其協(xié)調工作。當有按鍵按下時，系統(tǒng)產生激勵信號，并依次實現(xiàn)系統(tǒng)的各項功能，最終達到檢測缺陷的目的。

圖6　系統(tǒng)軟件主程序

圖7是其中的A/D數(shù)據(jù)采樣緩存及傳輸子模塊的程序流程框圖。只要給A/D轉換芯片一個時鐘信號，A/D就能自動進行數(shù)據(jù)采集，然后根據(jù)FIFO指令，再進行數(shù)據(jù)存儲。當FIFO寫使能信號有效，A/D采集到的數(shù)據(jù)開始寫入FIFO，如果接收到FIFO滿命令，就停止采樣和緩存，向PC機接口模塊傳輸使能信號，此時FIFO在讀時鐘的作用下將數(shù)據(jù)依次輸出并保存在PC機上，當接收到FIFO空命令，則讀使能信號無效，不能再繼續(xù)讀出數(shù)據(jù)，系統(tǒng)返回到“開始”狀態(tài)，繼續(xù)下一次采樣存儲。

圖7　A/D采樣緩存及傳輸程序

5　實驗驗證

為了檢驗所設計系統(tǒng)的基本性能，在實驗室條件下，基于標準試塊進行了缺陷檢測，測試方案如圖8所示。在實際檢測中，通過示波器觀察回波信號波形，通過回波信號和激勵信號的時間差以及回波信號的幅值，來判斷工件內部缺陷的有無和位置。

圖8　實際測試方案

實驗中，分別用同一發(fā)射頻率的不同波形（包括：三角波、方波、正弦波）的激勵信號激勵中心頻率為2.5，5MHz的直探頭，對圖9所示CSK-1A標準試塊（100mm厚度）的同一底面進行檢測，用示波器觀察回波信號，結果顯示回波信號的幅值大小為三角波最大，正弦波最小，方波居于二者中間，故本系統(tǒng)的激勵信號最后選擇三角波信號。用DDS方式分別產生幅值為3.3V、周期為90μs、單脈沖寬度τ=32ns的單脈沖和脈沖數(shù)為5的多脈沖三角波去激勵探頭，對標準試塊進行實際測試。具體試驗如下：

圖9　標準試塊底面檢測和階梯槽口檢測

1）在材料聲速已知的條件下，將中心頻率為2.5MHz的直探頭放置在圖9所示標準試塊位置1，分別用單脈沖三角波和多脈沖三角波激勵，前后移動探頭，在示波器上觀察并找到100mm厚度底面的最高反射回波，兩種不同激勵條件下所產生的回波波形分別如圖10和圖11所示，由回波波形可看出，兩種激勵波形的檢測深度均能達到10cm，但多脈沖三角波激勵的能量更強?？梢钥吹剑诙嗝}沖激勵下，一次最大底面回波幅度是起始波的75%，二次最大底面回波幅度是起始波的20%，三次最大底面回波幅度也有起始波的10%。但在單脈沖激勵下，一次回波幅度只有25%，二次回波幾乎無法辨別?？梢?，在多脈沖激勵下能得到更強的反射回波，從而檢測埋藏得更深的缺陷。

2）在材料聲速已知的條件下，將中心頻率為2.5 MHz的直探頭放置在圖9所示標準試塊位置2上，分別用上述相同的單脈沖三角波和多脈沖三角波激勵，前后移動探頭，找到標準試塊上與探頭位置相對的，靠得很近的3個階梯槽口的反射回波，在一個周期T內，選用不同的脈沖個數(shù)，觀察發(fā)現(xiàn)，當脈沖個數(shù)超過5個，3個階梯槽口的回波就混疊在一起，無法進行準確的分辨。圖12和圖13所示的是5個脈沖和單脈沖激勵下所產生的回波信號，由回波波形可看出，單脈沖的三角波激勵的回波信號清晰可辯，對靠得很近的3個階梯槽的分辨能力更強。

圖10　多脈沖三角波激勵底面回波信號

圖11　單脈沖三角波激勵底面回波信號

圖12　多脈沖三角波激勵槽口回波信號

圖13　單脈沖三角波激勵槽口回波信號

對本檢測系統(tǒng)，經過多次試驗反復驗證，得出當缺陷埋藏較深（10cm附近）的時候，用5個脈沖的三角波信號檢測缺陷，回波信號幅值最大，回波信號的效果最好；當缺陷分布位置接近（相距2 mm）的時候，用單脈沖三角波信號檢測效果最好，可以很好地分辨各缺陷。實際測試也表明，整個檢測系統(tǒng)的檢測效果良好。

6　結束語

本系統(tǒng)采用DDS和FPGA相結合的方式構建了數(shù)字式超聲波檢測系統(tǒng)，實現(xiàn)了激勵信號波形可編程，能夠根據(jù)不同的檢測需要，靈活的設置和選擇激勵信號的脈沖寬度和脈沖個數(shù)，提出了低電壓下采用多脈沖激勵的方式能獲得足夠強度的超聲波，實現(xiàn)一定深度范圍內缺陷的有效檢測。

［1］王雪梅.無損檢測技術［M］.成都：西南交通大學出版社，2010：19-31.

［2］鄭超.基于FPGA和DSP的超聲波檢測系統(tǒng)設計 ［J］.中國測試，2010，36（6）：53-56.

［3］李建.便攜式數(shù)字化超聲波檢測儀器的研究［D］.西安：西安科技大學，2005.

［4］孫昊.基于FPGA和DDS的信號源設計［D］.成都：電子科技大學，2009.

［5］朱曉恒，高曉蓉.超聲探傷技術在無損檢測中的應用［J］.現(xiàn)代電子技術，2010（21）：112-116.

［6］李克明.超聲波探傷［M］.北京：水利電力出版社，1985：75-81.

［7］胡建愷，張謙琳.超聲檢測原理和方法［M］.合肥：中國科學技術大學出版社，1993：53-70.

［8］李曉偉.基于FPGA的便攜式超聲無損檢測儀研制［D］.北京：北京工業(yè)大學，2012.

［9］蔣危平.數(shù)字化超聲波探傷儀十五年技術進展［J］.無損檢測，2004，26（3）：145-147.

［10］張顏艷，吳偉.基于FPGA的超聲信號采集系統(tǒng)［J］.無損探傷，2010，34（4）：18-19.

（編輯：劉楊）

Design of digital multi-pulse excitation ultrasonic testing system based on DDS and FPGA

ZHANG Yu，WANG Xuemei，NI Wenbo
（School of Mechanical Engineering，Southwest Jiaotong University，Chengdu 610031，China）

A digital ultrasound detection system based on field programmable gate array（FPGA）was designed in view of the deficiency of the current ultrasonic testing system such as single transmission pulse and complicated design.The system adopts direct digital synthesis（DDS）technology and programmable controlling method to control the generation of ultrasonic excitation signals.Theexcitationsignalsofdifferentwaveforms，frequencies，pulsewidthsandpulse numbers can be flexibly set and selected for different testing demands，thus improving the capability and adaptability of detection.The experiment results show that much stronger ultrasonic echo signals can be obtained at a lower excitation voltage and the defects within a deeper range of the workpiece interior can be detected through this multi-pulse excitation method.

DDS；FPGA；ultrasonic testing；high speed data acquisition；multi-pulse excitation

A

1674-5124（2016）06-0074-06

10.11857/j.issn.1674-5124.2016.06.017

2015-08-22；

2015-10-08

張宇（1989-），女，吉林松原市人，碩士研究生，專業(yè)方向為無損檢測。