一種高集成小數(shù)分頻頻率源系統(tǒng)設(shè)計

曹輝，曲昱

（西北工業(yè)大學(xué)第365研究所，陜西西安710072）

一種高集成小數(shù)分頻頻率源系統(tǒng)設(shè)計

曹輝，曲昱

（西北工業(yè)大學(xué)第365研究所，陜西西安710072）

針對無人機數(shù)據(jù)鏈機載設(shè)備體積小重量輕的特點，文中采用集成鎖相環(huán)芯片ADF4350設(shè)計了一種適合無人機數(shù)據(jù)鏈機載設(shè)備的接收機本振源。該芯片集領(lǐng)先的PLL功能和性能與完全集成的超寬帶VCO于一體，設(shè)計時只需外加環(huán)路濾波器、參考源和控制電路即可構(gòu)成完整的鎖相頻率合成器。根據(jù)實際測試，本振源的相位噪聲為_92.28 dBc/ Hz/20 kHz，頻率準(zhǔn)確度和穩(wěn)定度分別為0.278 7 ppm和0.23 ppm，均滿足系統(tǒng)指標(biāo)要求。通過實際工程驗證，結(jié)果表明此本振源性能穩(wěn)定可靠，具有較強的工程實用性。

ADF4350；本振源；小型化；鎖相頻率合成

隨著通信技術(shù)在各個領(lǐng)域的高速發(fā)展，頻率源作為通信設(shè)備的重要組成部分，對其提出了越來越高的設(shè)計要求，不但要能滿足寬的頻率范圍、高的頻率穩(wěn)定度和準(zhǔn)確度，快速的頻率切換［1_2］，在無人機數(shù)據(jù)鏈系統(tǒng)機載設(shè)備中，由于對設(shè)備的體積和重量都有限制，還要嚴(yán)格控制電路板尺寸，兼顧功能和小型化要求［3_4］。

頻率合成技術(shù)是利用參考頻率源來產(chǎn)生具有一系列離散的、高準(zhǔn)確度、高穩(wěn)定度頻率信號的一項技術(shù)［5］。鎖相式頻率合成器是利用鎖相環(huán)（PLL）將壓控振蕩器（VCO）的頻率鎖定在某一個頻率點上，由壓控振蕩器產(chǎn)生并輸出所需的頻率，這種方法輸出頻率穩(wěn)定，雜散抑制好，輸出頻率范圍寬［6_7］。隨著鎖相環(huán)電路集成化、數(shù)字化和小型化的不斷發(fā)展，當(dāng)前市場上已經(jīng)有多種集成鎖相環(huán)芯片，鎖相式頻率合成技術(shù)得到了非常廣泛的應(yīng)用［8］。

文中針對無人機數(shù)據(jù)鏈機載設(shè)備體積小重量輕的特點，設(shè)計出一款基于AD公司鎖相環(huán)芯片ADF4350的接收機本振源，其體積小，集成度高，能夠充分滿足系統(tǒng)要求。

1　系統(tǒng)總體設(shè)計

接收機本振源要求工作頻率在755～764 MHz，以1 MHz步進(jìn)。頻率穩(wěn)定度要求優(yōu)于6 ppm，頻率準(zhǔn)確度優(yōu)于2 ppm，相位噪聲優(yōu)于_80 dBc/Hz/20 kHz。同時機載設(shè)備體積嚴(yán)格限制，要求PCB尺寸盡可能小。

根據(jù)以上系統(tǒng)要求，設(shè)計出基于集成鎖相環(huán)芯片ADF4350的頻率合成器，系統(tǒng)結(jié)構(gòu)框圖如圖1所示，其中機載處理機和單片機之間采用異步串行通信，由機載處理機發(fā)送變頻指令，單片機接收指令來切換頻率，同時將變頻狀態(tài)數(shù)據(jù)回送給機載處理機。

2　系統(tǒng)軟硬件設(shè)計

2.1芯片選擇

如圖1所示，核心鎖相環(huán)芯片采用ADI公司集成鎖相環(huán)芯片ADF4350，其集領(lǐng)先的PLL功能和性能與完全集成的超寬帶VCO（2.2～4.4 GHz）于一體，具有一個1/2/4/8/16分頻電路，利用它可以產(chǎn)生低至137.5 MHz的RF輸出頻率，并且保持出色的相位噪聲性能［9］；可選擇小數(shù)分頻或整數(shù)分頻；擁有可編程輸出功率電平及RF輸出屏蔽功能；3線串行接口；模擬和數(shù)字鎖定檢測；開關(guān)帶寬快速鎖定模式。由芯片特性可以看出，此芯片集成度高，可滿足系統(tǒng)指標(biāo)要求，同時PCB尺寸能夠很好地控制。

其它芯片的選擇為：參考晶振選用RAKON公司20 MHz溫補晶體振蕩器，溫度穩(wěn)定度指標(biāo)為最大±2 ppm；單片機采用ATMEL公司AVR芯片ATmega8L_8AU；電平轉(zhuǎn)換采用ADM3202ARU。

圖1　系統(tǒng)組成框圖

2.2硬件設(shè)計

2.2.1單片機接口電路設(shè)計

在ADF4350芯片中有一個兼容的SPI串行接口，供CLK、DATA和LE控制數(shù)據(jù)傳輸，CLK為串行時鐘輸入，LE為加載使能，DATA為串行數(shù)據(jù)輸入。如圖2所示，單片機ATmega8L和PLL芯片ADF4350通過三線串行接口CLK、DATA、LE進(jìn)行通信，配置ADF4350的6個寄存器，從而使芯片進(jìn)入正常的工作狀態(tài)［9］。

寄存器配置方法為：ADF4350串行接口部分包括一個32位移位寄存器，數(shù)據(jù)在每個CLK的上升沿按高位優(yōu)先的順序?qū)懭胍莆患拇嫫?，并在每個LE的上升沿將存儲在移位寄存器中的數(shù)據(jù)送入6個目標(biāo)寄存器R0～R5其中之一，實現(xiàn)頻率設(shè)置［9］。

2.2.2環(huán)路濾波器設(shè)計

環(huán)路濾波器的設(shè)計是頻率合成器設(shè)計中最重要的一個部分，它的性能好壞直接關(guān)系到鎖相環(huán)輸出的相位噪聲和雜散指標(biāo)［10］。

環(huán)路濾波器的主要指標(biāo)包含：環(huán)路帶寬、鎖定時間、直流增益、高頻增益和阻尼系數(shù)等，其中最為重要的參數(shù)是環(huán)路帶寬。環(huán)路帶寬與參考頻率、PFD和環(huán)路LP相位噪聲成正比關(guān)系，它與VCO的相位噪聲、鎖定時間和分辨率成反比關(guān)系。所以在各參數(shù)選擇上應(yīng)進(jìn)行折中，兼顧噪聲抑制、頻率切換時間和環(huán)路的穩(wěn)定性［10_11］。

環(huán)路濾波器設(shè)計中涉及的參數(shù)多，計算公式復(fù)雜，計算難度較大。ADIsimPLL3.6仿真軟件具有強大的模擬仿真功能，可利用其進(jìn)行模擬仿真設(shè)計，快捷方便、準(zhǔn)確合理的設(shè)計出穩(wěn)定的環(huán)路濾波器，降低設(shè)計過程中的計算量，大大提高設(shè)計效率［12］。

圖3為根據(jù)ADIsimPLL3.6仿真軟件所設(shè)計出的環(huán)路濾波器，如圖3（a）所示，采用三階無源低通濾波器，環(huán)路帶寬取39.6 kHz，其他環(huán)路參數(shù)為：C1=3.3 nF，C2=39 nF，C3=1.5 nF，R1=270 Ω，R2=560 Ω。圖3（b）為仿真得出的頻點760 MHz相位噪聲曲線，可以看出頻點760 MHz的相位噪聲為_107.988 dBc/Hz/20 kHz，這是理想值。

圖2　單片機接口電路

圖3　環(huán)路濾波器設(shè)計

2.2.3射頻輸出電路設(shè)計

射頻輸出電路的匹配有多種方式，其中最基本的方式是將一個50 Ω電阻連接到VVC0管腳，串聯(lián)一個100 pF的直流旁路電容，該電阻與頻率無關(guān)，因而可以獲得良好的寬帶匹配性能［13_14］。更好的方案是將一個分流電感（充當(dāng)RF扼流圈）連到VVCO，這種方式可以獲得更好的匹配，從而獲得更大的功率輸出［9］。本設(shè)計采用電感匹配方式，圖4為射頻輸出部分電路原理圖，采用單端輸出，不用的輸出端RFoutA+端接方式如圖所示，其中電感L3、L4為47 nH，C11、C12為1 nF。

圖4　射頻輸出電路設(shè)計

2.3軟件設(shè)計

2.3.1系統(tǒng)軟件流程

系統(tǒng)軟件流程如圖5所示，上電后，設(shè)備初始化，進(jìn)行初始頻率的計算，使系統(tǒng)在默認(rèn)頻率下工作。系統(tǒng)工作穩(wěn)定后再根據(jù)需要進(jìn)行變頻操作，使系統(tǒng)可工作在設(shè)定的任意頻點，同時回報變頻狀態(tài)數(shù)據(jù)。

圖5　系統(tǒng)軟件流程圖

2.3.2數(shù)據(jù)傳送流程

圖6為數(shù)據(jù)傳送流程圖。ADF4350數(shù)字部分包括一個10 位RF R計數(shù)器、一個16位RF N計數(shù)器、一個12位FRAC計數(shù)器、一個12位模數(shù)計數(shù)器，分別通過配置6個寄存器實現(xiàn)數(shù)據(jù)寫入［9］。其中R0配置16位INT值和12位FRAC值，R1配置12位相位值和12位MOD值，R2配置10位R值以及MUXOUT輸出等參數(shù)，R3配置12位時鐘分頻值等參數(shù)，R4配置RF輸出功率等參數(shù)，R5為鎖定檢測。數(shù)據(jù)在每個CLK的上升沿時逐個輸入32位移位寄存器，數(shù)據(jù)輸入方式是MSB優(yōu)先［15］。在LE上升沿時，數(shù)據(jù)從移位寄存器傳輸至6個鎖存器之一。目標(biāo)寄存器的選擇取決于32位移位寄存器的3個控制位（C3、C2、C1），這些控制位是3個LSB：DB2、DB1、DB0［9］。

圖6　數(shù)據(jù)傳送流程圖

3　測試結(jié)果

根據(jù)上述軟硬件設(shè)計法所設(shè)計出的遙控接收機本振源實測頻譜圖如圖7所示。圖（a）為頻點760 MHz在頻譜儀頻率跨度span為1kHz時的頻譜圖，圖（b）為頻點760 MHz在span為40 kHz時的頻譜圖?？梢钥闯鲱l點760 MHz的相位噪聲為_ 92.28 dBc/Hz/20 kHz；計算出的頻率準(zhǔn)確度為0.278 7 ppm；根據(jù)高低溫試驗結(jié)果，計算出的頻率穩(wěn)定度為0.23 ppm。可看出，所有指標(biāo)均達(dá)到系統(tǒng)指標(biāo)要求。圖8為實拍本振電路板。

圖7　測試頻譜圖

4　結(jié)論

根據(jù)對接收機本振源的調(diào)試及實際工程應(yīng)用，結(jié)果證明本振源各項指標(biāo)均達(dá)到了系統(tǒng)要求，充分滿足了無人機數(shù)據(jù)鏈遙控接收機的使用要求。

［1］中國人民解放軍總裝備部軍事訓(xùn)練教材編輯工作委員會.無線電遙測遙控［M］.國防工業(yè)出版社，2001.

［2］Richard K，Barnhart，Stephen B.Hottman，Doug1as M. Marsha11，et a1.Introduction to unmanned aircraft system［M］. Nationa1 Defense Industry Press，2014.

［3］何恭濤，錢光弟.8～12.4 GHz寬帶頻率合成器的設(shè)計［J］.實驗科學(xué)與技術(shù)，2011，9（2）：9_10，72.

圖8　本振電路板

［4］馬國勝，楊鷺怡.ADF4350低相噪頻率合成器在射頻無線通信設(shè)備中的應(yīng)用［J］.國外電子測量技術(shù)，2009，28（4）：65_69.

［5］秦娜，周勝源.射頻鎖相頻率合成器的設(shè)計與仿真［J］.電子設(shè)計工程，2011，19（4）：97_99.

［6］李鵬，于洪珍，徐小民，等.基于鎖相環(huán)技術(shù)的頻率合成器的研究［J］.信息化縱橫，2009（9）：27_29.

［7］張子軒，彭浩，湯佶凡.寬帶鎖相頻率合成器設(shè)計［J］.航天電子對抗，2014，30（5）：54_56.

［8］張獻(xiàn)中，張濤.頻率合成技術(shù)的發(fā)展及應(yīng)用［J］.電子設(shè)計工程，2014，22（3）：142_145.

［9］Ana1og Devices，Inc.ADF4350 Datasheet［Z］.2011.

［10］高立俊.基于ADIsimPLL 3.1的鎖相環(huán)環(huán)路濾波器設(shè)計［J］.現(xiàn)代電子技術(shù)，2013，36（8）：56_58.

［11］張俊昌.用于CPT原子頻標(biāo)的高性能小型合成源設(shè)計［J］.艦船電子工程，2012，32（1）：121_124.

［12］敘述武，汪海勇，唐云峰.基于ADF4350鎖相頻率合成器的頻率源設(shè)計與實現(xiàn)［J］.電子器件，2010，33（12）：725_729.

［13］于為健，張娟.基于ADF4350的S頻段鎖相頻率合成器設(shè)計［J］.電子科技，2013，26（11）：69_70，76.

［14］寇小兵.基于ADF4350的寬頻帶頻綜模塊［J］.電子世界，2012 （5）：122_123.

［15］孫作亮，李廷軍，鐘洪聲.單片機與嵌入式系統(tǒng)應(yīng)用［J］.實驗科學(xué)與技術(shù)，2012，9（12）：19_22.

A hlghly lntegrated fractlonal-N frequency source system deslgn

CAO Hui，QU Yu
（Institute 365，Northwestern Polytechnical University，Xi'an 710072，China）

For the characteristicsof sma11 size and 1ight weightof UAV data1ink airborne equipment，a receiver 1oca1 osci11ator suitab1e for UAV data 1ink airborne equipment based on integrated PLL chipADF4350 is designed in this paper.The chip puts together 1eading PLL functiona1ity and performance with fu11y integrated u1tra_wideband VCO，simp1y add the 1oop fi1ter，the reference source and contro1 circuitry to form a comp1ete PLL frequency synthesizer.According to actua1 testing，the phase noise of 1oca1 osci11ator is_92.28 dBc/Hz/20 kHz，and the frequency accuracy and stabi1ity are 0.23 ppm and 0.278 7 ppm，fu11y meet the requirements of the system.Through practica1 engineering verification，the resu1ts show that the 1oca1 osci11ator is stab1e and re1iab1e，and it has a strong engineering practicabi1ity.

ADF4350；1oca1 osci11ator；miniaturization；PLL frequency synthesizer

TN91

A

1674_6236（2016）10_0114_03

2015_12_08稿件編號：201512091

總裝航空支撐項目（619011101103）

曹輝（1979—），女，陜西西安人，碩士，工程師。研究方向：無人機數(shù)據(jù)鏈技術(shù)。