功率VDMOS的EMI分析

周 嶸，陳文梅，李澤宏，包慧萍

?

功率VDMOS的EMI分析

周 嶸1，陳文梅2，李澤宏2，包慧萍2

（1. 中國振華集團永光電子有限公司，貴州 貴陽 550001；2. 電子科技大學 電子薄膜與集成器件國家重點實驗室，四川 成都 610054）

針對功率VDMOS器件在實際應用中的電磁干擾（EMI）問題，對國內(nèi)兩家公司兩款高壓VDMOS產(chǎn)品進行應用于LED驅(qū)動電源模塊的整機EMI測試以及VDMOS樣管的動態(tài)特性測試，提出了功率VDMOS的EMI噪聲優(yōu)化方案。分析結(jié)果表明：適當增大VDMOS的寄生柵電阻g，增大VDMOS的輸入電容iss和米勒電容gd可改善VDMOS器件EMI性能，但這會增加VDMOS器件的開關損耗。因此，在器件設計時需根據(jù)實際應用折中考慮。

功率VDMOS；電磁干擾；振蕩；柵電阻；輸入電容；米勒電容

隨著社會的進步和科學技術(shù)的發(fā)展，當前的電子技術(shù)朝著高頻、高速、高靈敏度、多功能、小型化的方向發(fā)展，導致現(xiàn)代電子設備抗電磁干擾的能力愈來愈低。另一方面，由于現(xiàn)代電子設備功率容量和功率密度的不斷提高，導致其內(nèi)部電磁環(huán)境越來越復雜，其本身產(chǎn)生的電磁干擾（EMI）對電網(wǎng)及其周圍的電磁環(huán)境的影響也愈來愈嚴重。由此產(chǎn)生的電磁環(huán)境污染在對電子、電氣產(chǎn)品的安全與可靠性產(chǎn)生影響和危害的同時，也對人類的健康與生存產(chǎn)生了直接影響。功率VDMOS作為功率開關管，其典型應用環(huán)境是開關電源。功率VDMOS器件作為開關電源的功率開關管，由于工作在on-off的快速循環(huán)轉(zhuǎn)換的狀態(tài)，其電壓電流都在急劇變化，是電場耦合和磁場耦合的主要干擾源，是開關電源EMI的主要來源之一[1-3]。由于開關電源EMI產(chǎn)生的機理比較復雜，國內(nèi)對于這方面的研究尚不成熟，目前關于開關電源EMI的文獻報道并不多。而且在已發(fā)表的有關電力電子EMI問題的大量論文中，幾乎有一半是研究開關電源中的EMI問題，從功率開關器件本身的角度來考慮抑制EMI的文獻很少見。

本文從功率VDMOS開關器件本身的角度出發(fā)，提出了功率VDMOS的EMI噪聲優(yōu)化方案，使得器件設計人員可以在功率VDMOS的設計階段優(yōu)化其參數(shù)，降低其在電源工作時的電磁干擾（EMI），可以大大簡化線路工程師的EMI設計，對提升器件的市場競爭力有明顯優(yōu)勢。

1 功率VDMOS的EMI噪聲產(chǎn)生機理

1.1 寄生電容引發(fā)的振蕩

VDMOS 的開關過程就是對寄生電容進行充放電的過程，其在導通和關斷狀態(tài)切換的速率是由輸入電容充放電的速率決定的，在外電路相同的情況下，如果寄生電容小，器件的開啟和關斷速度就快。同時，功率VDMOS開關過程中電流和電壓的變化率與開關波形的振蕩及器件EMI性能緊密相關。功率VDMOS開關波形如圖1所示[4]。

（a）開通波形

（b）關斷波形

圖1 功率VDMOS的開關波形

Fig.1 The swtiching waveforms of power VDMOS

根據(jù)對功率VDMOS開關波形分析，可知功率VDMOS開通瞬態(tài)的漏極電流上升斜率以及關斷瞬態(tài)的漏極電壓上升斜率可分別表示為

式中：D為功率VDMOS的負載電流；RRM為功率VDMOS寄生體二極管反向恢復峰值電流；T為功率VDMOS的閾值電壓。

1.2 柵極電壓的振蕩

在實際應用電路中，VDMOS的柵極驅(qū)動回路中，由VDMOS的內(nèi)部寄生柵極電阻g、柵極引線電感g(shù)以及柵源寄生電容gs之間形成了RLC串聯(lián)諧振回路，如圖2所示。

由此可得到該回路的品質(zhì)因數(shù)表示如下式

越小，則諧振回路的選頻特性越差[5-6]，振蕩的幅值就越小，后續(xù)振蕩也越平緩。因而RLC諧振回路中寄生的柵極電感越小、柵極電阻越大、柵源電容越大，則柵極驅(qū)動信號（柵極電壓）振蕩越平緩。其中，g與柵極鍵合引線本身的寄生電感有關，g與多晶硅柵極的摻雜濃度以及柵極走線相關。gs主要由柵電極與N+源和P型基區(qū)的交疊部分決定。針對平面結(jié)構(gòu)的功率VDMOS，如圖3所示，gs可表示為

式中：ox為介質(zhì)介電常數(shù)。由于柵氧的厚度很薄，P可能很大，尤其是在溝槽MOSFET中。SM是由于源電極和柵電極的交疊引入的寄生電容，由于源極和柵極間的絕緣層氧化物較厚，該電容較小。

2 功率VDMOS的EMI噪聲測試與對比分析

為研究功率VDMOS的EMI，對國產(chǎn)產(chǎn)品①和產(chǎn)品②的兩款高壓VDMOS做了測試分析，包括將功率VDMOS應用于LED驅(qū)動電源模塊的整機EMI測試以及VDMOS樣管的動態(tài)特性測試。

2.1 LED驅(qū)動電源的整機EMI測試分析

將兩款VDMOS器件用于LED驅(qū)動電源模塊，做整機EMI測試。測試時依據(jù)CISPR 22標準中的10 M場Class A規(guī)定。由于LED驅(qū)動電源的最高工作頻率受功率開關管限制，極限頻率可達33 MHz，低于108 MHz的測試標準，因而測試頻率上限設定為1 GHz。測試過程中采用峰值檢波器，在接收天線為水平極化和垂直極化兩種狀態(tài)下進行測量。頻率范圍為30~230 MHz時峰值限值為40 dB（μV/m），頻率范圍為230~1 000 MHz時峰值限值47 dB（μV/m）。

選取頻率范圍在30~230 MHz測試峰值超過峰值限值最大的數(shù)值并記錄到表1中。根據(jù)表中數(shù)據(jù)分析可知，在天線垂直極化狀態(tài)下測得的兩廠商產(chǎn)品的測試峰值均未超標，但是在天線水平極化狀態(tài)下產(chǎn)品①的峰值超限最大值為正數(shù)，而產(chǎn)品②相應值為負數(shù)。因此在功率VDMOS的整機EMI測試中，產(chǎn)品①的EMI測試不合格。

表1 兩種國內(nèi)VDMOS產(chǎn)品的EMI測試結(jié)果

Tab.1 EMI testing results of two kinds of domestic products

天線狀態(tài)產(chǎn)品①產(chǎn)品② 水平極化狀態(tài)EMI峰值超過水平線的最大值/dB1.45–1.24 垂直極化狀態(tài)EMI峰值超過水平線的最大值/dB–1.53–4.94

2.2 功率VDMOS動態(tài)特性測試分析

由以上EMI測試結(jié)果可知：在整機運行時，產(chǎn)品①的EMI性能更差。為分析其原因，采用ITC57300動態(tài)參數(shù)測試系統(tǒng)對VDMOS樣管的動態(tài)特性進行了測試，測試項目包括開關特性測試、體二極管反向恢復特性測試、柵電荷和電容（輸入電容、輸出電容、反向傳輸電容）測試。

2.2.1 開關特性測試分析

在相同的測試條件下，測得功率VDMOS開關瞬態(tài)的波形如圖4所示。分別在圖4（a）中=1.35 μs附近和圖4（b）中=6.35 μs附近取點，可以看出開關特性對EMI影響小。

（a）開通瞬態(tài)波形

（b）關斷瞬態(tài)波形

圖4 VDMOS開關瞬態(tài)波形

Fig.4 The transient swtiching waveforms of power VDMOS

2.2.2 柵電阻及寄生電容參數(shù)測試分析

為了對比分析VDMOS器件本身的寄生參數(shù)對EMI性能的影響，對兩款產(chǎn)品的寄生柵極電阻g和寄生電容參數(shù)進行了測試，測試數(shù)據(jù)如表2所示。

表2 柵電阻及寄生電容測試結(jié)果

Tab.2 Testing results of gate resistance and parasitic capacitance

參數(shù)項目產(chǎn)品①產(chǎn)品② Rg/Ω2.615 Cgs/pF541468 Ciss/pF550475 Coss/pF5356 Crss/pF97 品質(zhì)因數(shù)Q11323 Rg·Ciss/ns1.437.13

由前面分析可知，在外加信號頻率一定的情況下，品質(zhì)因數(shù)直接由回路中的柵極電阻以及寄生電容gs決定。表2中品質(zhì)因數(shù)是在頻率為1 MHz條件下計算得到的。由表2數(shù)據(jù)結(jié)果可知，產(chǎn)品①的品質(zhì)因數(shù)約為產(chǎn)品②的5倍，因此產(chǎn)品②的柵極驅(qū)動信號振蕩更小，從而耦合到漏極的電壓振蕩更小，在開關瞬態(tài)產(chǎn)生的電流以及電壓波形的振蕩更小，從而EMI噪聲更小。

進一步地，柵極充放電時間常數(shù)為g·(gs+gd)=g·iss，該值越大，電流下降變化率dd/d越小，引起的漏極電壓振蕩便越小。由表2數(shù)據(jù)結(jié)果可知：產(chǎn)品②的柵放電時間常數(shù)g·iss較產(chǎn)品①的測試值大，因此產(chǎn)品②的電流下降變化率dd/d更小，從而在漏極寄生電感d上形成的感應電壓值更小，那么漏極電壓波形的振蕩更小，從而產(chǎn)生EMI噪聲更小。

因此，適當增大柵電阻g是改善VDMOS器件EMI性能的方法之一。具體做法是通過改善工藝提高多晶硅的方塊電阻。一般來說，通過爐管擴散摻雜方式對多晶硅進行飽和摻雜可實現(xiàn)低阻值多晶電阻?，F(xiàn)在要提高VDMOS器件的多晶硅電阻，可采用離子注入的方式對多晶硅進行摻雜，該方式的摻雜濃度較低，可達到提高多晶硅方塊電阻的目的。但是通過增大柵電阻g的方法來優(yōu)化功率VDMOS器件的EMI噪聲會使得VDMOS器件的開關損耗增加，這兩者是相互矛盾的，在器件設計時需根據(jù)實際應用折中考慮。

3 結(jié)論

本文從功率VDMOS器件本身的電參數(shù)角度，分析了功率VDMOS的EMI噪聲產(chǎn)生機理，并結(jié)合兩種VDMOS產(chǎn)品的實測數(shù)據(jù)分析了VDMOS的電參數(shù)對其EMI性能的影響。結(jié)果表明：適當增大VDMOS的寄生柵電阻g，增大VDMOS的輸入電容iss和米勒電容gd可改善VDMOS器件EMI性能，但這會增加VDMOS器件的開關損耗。因此，在器件設計時需根據(jù)實際應用折中考慮。

[1] ZHANG B. Power semiconductor device and smart power ICs fourth [M]. Chengdu: University of Electronics Science and Technology of China, 2011: 236-237.

[2] BALIGA B J. Fundamentals of power semiconductor devices [M]. NY, USA: Springer, 2008: 738-1014.

[3] SHAHPARNIA S, RAMAHI O. Electromagnetic interference (EMI) reduction from printed circuit boards (PCB) using electromagnetic bandgap structures [J]. IEEE Trans Electromagn Compatibility, 2004, 46: 580-587.

[4] 劉尚合, 劉衛(wèi)東. 電磁兼容與電磁防護相關研究進展 [J]. 高電壓技術(shù), 2014(6): 1605-1613.

[5] 顧海林. 電磁干擾與電磁兼容性技術(shù)綜述 [J]. 科技創(chuàng)新導報, 2008, 28: 88-89.

[6] 杜平. 開關電源電磁干擾分析與研究 [D]. 成都: 西南交通大學, 2005.

Analysis of EMI of the power VDMOS

ZHOU Rong1, CHEN Wenmei2, LI Zehong2, BAO Huiping2

(1. Yongguang Electronics Limited, China Zhenhua Group, Guiyang 550001, China; 2.State Key Laboratory of Electronic Thin Films and Integrated Devices, University of Electronic Science and Technology of China, Chengdu 610054, China)

Against EMI problems of VDMOS in practical applications, two kinds of high voltage VDMOS products from two domestic companies were tested, and the tests included complete appliance EMI test when applying power VDMOS in LED driver supply module and power VDMOS dynamic characteristics test. The EMI noise optimizing scheme of power VDMOS was proposed. The analysis results show that with the increasing of the parasitic gate resistanceg, input capacitanceiss, and Miller capacitancegd, EMI property of VDMOS can be improved. However, the switching loss of VDMOS device may be increased. So it is imperative to reach a compromise between EMI noise and switching loss.

power VDMOS; EMI; oscillation; gate resistance; input capacitance; Miller capacitance

10.14106/j.cnki.1001-2028.2016.09.009

TN386.1

A

1001-2028（2016）09-0041-04

2016-07-29 通訊作者：周嶸

周嶸（1980－），男，貴州貴陽人，工程師，主要從事功率半導體器件的研究，E-mail: 18984072828@189.cn ；李澤宏(1970－)，男，重慶人，教授，主要從事功率半導體器件和集成電路的研究，E-mail: lizh@uestc.edu.cn 。

網(wǎng)絡出版時間：2016-09-02 11:05:02 網(wǎng)絡出版地址： http://www.cnki.net/kcms/detail/51.1241.TN.20160902.1105.010.html

（編輯：陳渝生）