基于PXI的時(shí)序信號監(jiān)測設(shè)備設(shè)計(jì)

盧逸斌，吳睫，王楠，唐亮

（1.上海宇航系統(tǒng)工程研究所 上海 201109；2.上海航天電子技術(shù)研究所 上海 201109）

基于PXI的時(shí)序信號監(jiān)測設(shè)備設(shè)計(jì)

盧逸斌1，吳睫2，王楠1，唐亮1

（1.上海宇航系統(tǒng)工程研究所 上海 201109；2.上海航天電子技術(shù)研究所 上海 201109）

為滿足飛行器時(shí)序信號監(jiān)測的需求，采用了基于PXI總線的時(shí)序信號監(jiān)測設(shè)備的設(shè)計(jì)方案，闡述了設(shè)備構(gòu)成、PCI接口、信號隔離、PCI總線通信等方面的原理，利用LabVIEW開發(fā)平臺完成了各種界面顯示、數(shù)據(jù)處理、數(shù)據(jù)傳輸?shù)裙δ?。結(jié)果表明，該設(shè)備具有高便攜性、高可靠性、高可維修性、數(shù)據(jù)分析能力強(qiáng)大等特點(diǎn)，滿足各項(xiàng)飛行器測試的需求。

PXI；PCI；時(shí)序信號；監(jiān)測設(shè)備

時(shí)序信號監(jiān)測設(shè)備主要用于飛行器火工品信號、時(shí)序指令等信號的監(jiān)測，是飛行器地面測試的重要組成部分。針對該設(shè)備對便攜性、可靠性要求較高的特點(diǎn)，采用基于PXI總線的測試技術(shù)的一體式設(shè)計(jì)，充分考慮各種故障模式下的備份應(yīng)急措施，保證設(shè)備的穩(wěn)定工作。

PXI（PCI Extensions for Instrumentation）是面向儀器的PCI擴(kuò)展總線，由美國NI公司推出。它使用了PCI總線的電氣特性，并結(jié)合了CPCI的堅(jiān)固性、模塊化、機(jī)械封裝等特性。同時(shí)，增加了專用的同步總線，是目前測試領(lǐng)域應(yīng)用最廣泛的總線之一。

1　系統(tǒng)設(shè)計(jì)

時(shí)序信號監(jiān)測設(shè)備采用一體式的PXI機(jī)箱，包含顯示器、鼠標(biāo)、鍵盤等，可以完成數(shù)據(jù)處理、保存、監(jiān)測、打印等功能。設(shè)備配置采集板卡和數(shù)據(jù)處理板卡，可以滿足時(shí)序最大通道數(shù)測試的需求。

每塊數(shù)據(jù)采集功能板可以同時(shí)完成16路時(shí)序信號的輸入和處理，并進(jìn)行模擬濾波，濾除60 μs脈寬以下的干擾信號。6塊采集功能板共完成96路信號的采集，并分別與數(shù)據(jù)處理功能板相連，通過板上的FPGA進(jìn)行采集和處理，再通過PXI總線把采集到的數(shù)據(jù)傳輸給PXI零槽控制器［1-2］，具體如圖1所示。

圖1　時(shí)序信號監(jiān)測設(shè)備組成圖Fig.1　Diagram of signal monitoring equipment

2　硬件設(shè)計(jì)

2.1CPCI接口設(shè)計(jì)

PCI總線協(xié)議采用通用的PCI9054接口芯片，芯片內(nèi)部集成了滿足PCI時(shí)序的邏輯電路，可以完成PCI主控模塊和目標(biāo)模塊的各項(xiàng)功能，將繁復(fù)的 PCI總線接口轉(zhuǎn)換為相對簡單的客戶接口［3］。

2.2信號輸入隔離板卡設(shè)計(jì)

16路信號輸入隔離板卡電路如下圖所示。信號輸入隔離卡由子母板組成，子板負(fù)責(zé)信號的處理，脈寬Vin輸入電壓為0～32 V，經(jīng)信號調(diào)理、光耦隔離以及電平轉(zhuǎn)換后，送入板間接口。

母板為FPGA與PCI9054組成的總線協(xié)議板，從通用板間接口處接收子板輸入的信號，判讀脈沖信號，脈寬寬度小于60 μs，由FPGA自動(dòng)濾除。

PCI9054負(fù)責(zé)與零槽的數(shù)據(jù)交換，當(dāng)收到數(shù)據(jù)采集指令后，板卡開始采集信號，將脈沖信號到達(dá)的時(shí)間，脈沖寬度，保存至板卡的FPGA內(nèi)存中，再通過零槽實(shí)時(shí)讀取，具體如圖2所示。

圖2　信號輸入隔離板卡原理框圖Fig.2　Principle diagram of the signal input isolation board

輸入隔離板卡采用硬件濾波和軟件濾波相結(jié)合的去干擾措施。在硬件設(shè)計(jì)中，各個(gè)功能板脈沖采集接口處設(shè)置100 μs的濾波［4］。在軟件處理中添加延時(shí)，在FPGA的邏輯代碼中，設(shè)置脈沖采樣時(shí)鐘，進(jìn)行數(shù)字濾波。

2.3FPGA讀寫PCI總線

FPGA作為開發(fā)板的控制模塊，主要實(shí)現(xiàn)PCI局部總線的時(shí)序以及對SRAM的控制。FPGA實(shí)現(xiàn)PCI局部總線時(shí)序是通過一個(gè)狀態(tài)機(jī)來完成的，如圖3所示。

圖3　PCI局部總線的狀態(tài)機(jī)示意圖Fig.3　Diagram of the PCI local bus state machine

當(dāng)LLAD#=0時(shí)，說明PCI主設(shè)備發(fā)起一次訪問，F(xiàn)PGA根據(jù) LLW/R#來判斷是讀操作或是寫操作，然后根據(jù)其值配置RAM控制信號，即RCE、ROE、RWE 3個(gè)信號，并將LLA ［14：0］的值寫入RAM的地址線，這時(shí)讀/寫操作的配置階段完成，狀態(tài)機(jī)從狀態(tài) 0跳轉(zhuǎn)到狀態(tài) 1［5］。狀態(tài) 1進(jìn)行讀寫操作并根據(jù)LLBLAST#的值來確定是否是最后一個(gè)讀/寫周期，若不是則設(shè)置LLREADY#信號為 1，繼續(xù)讀/寫操作，并返回狀態(tài)1，若 LLBLAST#=0則表示最后一個(gè)操作周期，設(shè)置LLREADY#信號為0，讀/寫操作結(jié)束后轉(zhuǎn)入狀態(tài) 0，并不斷檢驗(yàn)LLAD#的值，等待新的讀/寫周期。由于PCI總線功能開發(fā)板是單一的從設(shè)備，不存在設(shè)備忙狀態(tài)，因此對申請本地總線信號總是立即應(yīng)答，即在編寫 FPGA的邏輯時(shí)總是將LLHOLD的值帶入LLHOLDA［6］。

3　軟件設(shè)計(jì)

計(jì)算機(jī)顯示模塊采用NI公司的LabVIEW 2013平臺進(jìn)行開發(fā)?？汕袚Q查看不同前端嵌入式設(shè)備的顯示信息，并且保存顯示的測試數(shù)據(jù)，用于事后分析。

軟件分為2個(gè)模塊，一個(gè)用于顯示數(shù)據(jù)備份板卡的RS-485發(fā)送數(shù)據(jù)；另一個(gè)用于前端顯示，加載在時(shí)序測試設(shè)備機(jī)箱上，并可通過以太網(wǎng)與外部設(shè)備通信。

測試人員可以通過主界面了解測試詳情，通過修改配置文件，調(diào)整嵌入式測試設(shè)備的顯示界面，并可以根據(jù)脈沖到來次數(shù)更換顯示燈的顏色等功能。軟件預(yù)讀取相應(yīng)狀態(tài)的配置文件，可以根據(jù)理論數(shù)據(jù)進(jìn)行自動(dòng)判讀。同時(shí)，通過界面切換可以進(jìn)行數(shù)據(jù)的曲線形式顯示和回放。

時(shí)序測試設(shè)備通過以太網(wǎng)口與后端進(jìn)行通訊，當(dāng)程序開始執(zhí)行后，相應(yīng)后端發(fā)出的運(yùn)行信號，軟件和FPGA電路進(jìn)行相應(yīng)的執(zhí)行，等待各通道的信號，沒有信號到來則保持原樣，軟件采用循采的模式執(zhí)行，發(fā)現(xiàn)信號變化則立即顯示，并把FPGA上的緩存數(shù)據(jù)進(jìn)行讀取。

4　結(jié)　論

時(shí)序信號監(jiān)測設(shè)備以PXI總線技術(shù)為核心，結(jié)合了FPGA、LabVIEW等技術(shù)手段，實(shí)現(xiàn)對時(shí)序信號的高速可靠采集。同時(shí)采用了一體式的設(shè)計(jì)思路，增強(qiáng)了設(shè)備的整體性和便攜性。目前已應(yīng)用于多個(gè)飛行器型號的地面測試，大幅提高了測試的效率及有效性。

［1］黃現(xiàn).基于PXI平臺的FPGA高速自動(dòng)化測試系統(tǒng)設(shè)計(jì)［J］.復(fù)旦大學(xué)，2013（8）：5-9.

［2］韓大偉.基于PXI總線的導(dǎo)彈自動(dòng)測試系統(tǒng)設(shè)計(jì)［J］.計(jì)算機(jī)測量與控制，2008（11）：115-117.

［3］劉鑫.CompactPCI總線工控機(jī)技術(shù)的現(xiàn)狀與應(yīng)用［J］.電子技術(shù)應(yīng)用，2002（7）：81-84.

［4］李睿鵬.基于PXI總線的半實(shí)物仿真系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)［J］.電子設(shè)計(jì)工程，2015（1）：43-44.

［5］甄國涌.基于PXI接口多通道信源卡設(shè)計(jì)［J］.計(jì)算機(jī)測量與控制，2014（10）：23-26.

［6］張猛.基于LabVIEW的推進(jìn)系統(tǒng)通用試驗(yàn)臺設(shè)計(jì)［J］.測控技術(shù)，2014（12）：49-51.

Design of pulse signal monitor equipment based on PXI technology

LU Yi-bin1，WU Jie2，WANG Nan1，TANG Liang1
（1.Shanghai Aerospace System Engineering Institute，Shanghai 201109，China；2.Shanghai Aerospace Electronic Technology Institute，Shanghai 201109，China）

In order to meet the needs of aircraft pulse signal monitoring，This discourse use a design of pulse signal monitor equipment based on PXI technology，expounds the equipment constitution，PCI interface，signal isolation，PCI bus communication，using LabVIEW development platform，completed a variety of interface display，data processing，data transmission and other functions.The results shows that，this equipment has high portability，high reliability，strong maintainability data analysis ability etc，it can meet the aircraft testing needs.

PXI；PCI；pulse signal；monitoring equipment

TN98

A

1674－6236（2016）03-0076-02

2015-03-21稿件編號：201503291

盧逸斌（1982—），男，上海人，工程師。研究方向：飛行器綜合測試系統(tǒng)設(shè)計(jì)。