基于FMC150硬件平臺在高速數(shù)據(jù)采集中的應(yīng)用

張鋒

（中國電波傳播研究所青島分所，山東 青島 266107）

基于FMC150硬件平臺在高速數(shù)據(jù)采集中的應(yīng)用

張鋒

（中國電波傳播研究所青島分所，山東 青島 266107）

針對傳統(tǒng)的高速數(shù)據(jù)采集卡受采樣率、采樣位數(shù)和通道數(shù)限制的目的，采用了一款可靈活編程配置的FMC150硬件平臺方法，通過利用FPGA編程控制，實現(xiàn)了該高速數(shù)據(jù)采集模塊在探地雷達系統(tǒng)中的應(yīng)用，使探地雷達系統(tǒng)的分辨精度提高了約30%，同時，證明了這款數(shù)據(jù)采集卡的靈活性、通用性、實用性。

FMC150；數(shù)據(jù)采集；FPGA；探地雷達

隨著現(xiàn)代科技的飛速發(fā)展，無論在雷達、通信、自動化、工業(yè)自動控制、電子測量等方面對數(shù)據(jù)的采集要求越來越高、同時要求對多通道的數(shù)據(jù)進行采集和處理［1］。FMC150為高速多通道AD和DA采集模塊，滿足多種對采集卡的需求，它是FMC接口子卡模塊，F(xiàn)MC連接器是一種高速多管腳的互連器件，廣泛應(yīng)用于板卡對接的設(shè)備中，特別適用于XILINX公司的開發(fā)板。該模塊就專門針對XILINX開發(fā)板設(shè)計的標準板卡，用于模擬信號、中頻信號高速數(shù)據(jù)采集，信號輸出等應(yīng)用。

1 概 述

表1 FMC150模塊的主要性能指標Tab.1 The main performance index of the FMC150 module

FMC150模塊是一款雙通道ADC和雙通道DAC的FMC子卡。板卡設(shè)計是基于 TI的 ADS62P49雙通道 14位250MSPS的ADC和TI的DAC3283雙通道16位800MSPS 的DAC，系統(tǒng)時鐘可以由內(nèi)部同步時鐘的時鐘源（可選鎖定到外部參考）或外部提供的采樣時鐘，另外有一個觸發(fā)輸入用于采樣控制，其主要性能指標見表1。FMC150模塊允許通過串行通信總線靈活的控制時鐘源、模擬輸入增益和偏移校正。此外，該卡配備了電源和溫度監(jiān)測，并提供多種省電模式關(guān)掉不使用的功能，降低系統(tǒng)級功耗和散熱，非常適合用于軟件無線電（SDR）、電池或低功率源應(yīng)用。

2 FMC150模塊設(shè)計原理

FMC150模塊主要由 ADS62P49（雙通道 AD）芯片、CDCE72010（時鐘樹）芯片、DAC3283（雙通道DA）芯片等組成［2-3］，系統(tǒng)框圖如圖1所示。

FMC150模塊符合ANSI/VITA57.1 FMC標準。該模塊的輸入為：兩路AD模擬信號（Channel A、Channel B）、外部時鐘/參考時鐘 （External Clock/Reference）、外部觸發(fā)信號（External Trigger），模塊的輸出為：兩路 DA模擬信號（Channel C、Channel D）。外部觸發(fā)信號作為系統(tǒng)采樣的時序控制信號，F(xiàn)MC150模塊配置的內(nèi)部時鐘為491.52MHz晶振，本設(shè)計以內(nèi)部時鐘作為系統(tǒng)時鐘為例，該晶振作為CDCE72010的時鐘輸入，通過FMC載板上的串行通信接口（SPI）對CDCE72010進行寄存器1至寄存器12的配置，產(chǎn)生ADS62P49采樣時鐘AD_CLK、DAC3283采樣時鐘DA_CLK以及提供給后端載板的系統(tǒng)時鐘LVDS Clock；ADS62P49芯片經(jīng)過串行通信接口和采樣時鐘的控制對雙路模擬信號（Channel A、Channel B）的實時采集；DAC3283芯片經(jīng)過串行通信接口和采樣時鐘的控制對雙路數(shù)字信號的實時輸出（Channel C、Channel D）。該FMC150模塊通過串行通信總線靈活的控制采樣頻率、模擬輸入增益和失調(diào)修正。并且模塊被設(shè)計成LVDS（差分）模式下工作和輸出，該FMC150需要調(diào)整電壓為+2.5 V，所有其他狀態(tài)和控制信號，如串行通信總線，工作在2.5 V的LVCMOS電平。

圖1 FMC150模塊的系統(tǒng)框圖Fig.1 The system diagram of the FMC150 module

3 FMC150模塊的具體配置應(yīng)用

在探地雷達中，雷達發(fā)射電磁信號，經(jīng)過接收天線接收目標的回波信號，雷達系統(tǒng)需要對接收的中頻回波信號進行高速采集，考慮回波信號的多通道數(shù)據(jù)采集和采樣率的靈活設(shè)置，故雷達系統(tǒng)采用FMC150硬件平臺進行高速采集；本模塊結(jié)合與開發(fā)板Xilinx Virtex-6 FPGA ML605組合配置應(yīng)用，通過靈活的硬件描述語言編程在FPGA上實現(xiàn)對FMC150模塊的具體配置［4-5］，其中主要包括CDCE72010初始化的配置、ADS62P49初始化的配置等。下面具體對兩個初始化的配置說明。

1）CDCE72010初始化

CDCE72010器件是10路輸出低抖動時鐘同步器和抖動消除器，它提供系統(tǒng)所需的時鐘；其中CDCE72010的初始化主要完成對雙路ADC時鐘的設(shè)置、雙路DAC時鐘的設(shè)置、提供Xilinx Virtex-6 FPGA ML605板卡的系統(tǒng)時鐘等。寄存器2是設(shè)置供AD芯片的工作時鐘，寄存器4是設(shè)置提供ML605板卡的系統(tǒng)時鐘，寄存器2是設(shè)置供DA芯片的工作時鐘；CDCE72010預(yù)先配置的系數(shù)，通過FPGA編程預(yù)存在ROM中。FPGA的配置程序如下：

ADS62P49是雙通道的AD芯片，它的初始化主要完成對ADC時鐘的采樣時鐘的設(shè)置、通道的設(shè)置、通道增益的設(shè)置等。其中，寄存器00是設(shè)置芯片的復位方式，寄存器20是設(shè)置高速采集（＞80 MSPS）或者低速采集（＜80 MSPS），若提高AD的采樣時鐘大于80MSPS，則需設(shè)置20的寄存器為00，若需要AD的采樣時鐘小于80 MSPS，則需設(shè)置20的寄存器為04。寄存器41是設(shè)置AD數(shù)據(jù)輸出是LVDS模式或者CMOS模式；寄存器50是設(shè)置雙通道控制選擇和輸出數(shù)據(jù)格式選擇；寄存器55是設(shè)置通道增益大??；寄存器62是設(shè)置測試通道A輸出模式、測試輸出數(shù)據(jù)正確性；選擇本例以采樣率大于80 MSPS設(shè)計參數(shù)，ADS62P49預(yù)先配置的系數(shù)，通過FPGA編程預(yù)存在ROM中。FPGA的配置程序如下：

memory_initialization_vector=0080，/（寄存器00：表示采用軟件復位）

2000，/（寄存器20：表示設(shè)置AD的采樣時鐘大于80MSPS）

3 F00，4008，4180，/（寄存器41：表示設(shè)置AD的輸出為LVDS模式）

4400，5044，/（寄存器50：表示兩個數(shù)據(jù)通道獨立控制、輸出數(shù)據(jù)的格式為二進制補碼）

5100，5200，5340，55C0，/（寄存器55：表示輸出通道的增益為6dB）

5700，6200，/（寄存器62：表示AD通道正常數(shù)據(jù)輸出模式）

6300，6640，68C0，6A00，7500，7600。

4 試驗結(jié)果

采用FMC150模塊和Xilinx Virtex-6 FPGA ML605板卡硬件平臺，對某探地雷達的接收數(shù)據(jù)進行采集的試驗；FMC150模塊在FPGA程序的控制下高速采集，雷達系統(tǒng)中AD芯片的采樣率設(shè)置為122.88MHz，采集的雷達接收的中頻回波為10.7MHz模擬信號，通過FPGA內(nèi)置的Chipscope邏輯分析儀實時采集結(jié)果如圖2所示。

圖2 FMC150模塊實時采集顯示結(jié)果Fig.2 FMC150 module real-time acquisition display results

5 結(jié)束語

文中設(shè)計了基于FMC150硬件平臺在高速數(shù)據(jù)采集中的應(yīng)用。由于FPGA編程的靈活性，可以靈活的配置參數(shù)，與各種FPGA開發(fā)板配合使用，廣泛應(yīng)用于模擬信號、中頻信號高速數(shù)據(jù)采集，信號輸出等。另外，該硬件平臺通道數(shù)多，采樣率高、編程靈活、穩(wěn)定性可靠、實時性強，可大大提高數(shù)據(jù)采集的能力和速度，現(xiàn)已應(yīng)用于某探地雷達的高速采集系統(tǒng)［6-7］，提高了雷達的分辨能力，有利于目標的分辨。

［1］張俊杰，章鳳麟，葉家駿.高速數(shù)據(jù)采集系統(tǒng)設(shè)計［J］.計算機工程，2009，35（1）:207-209.

［2］Data Sheet，CDCE72010.SCAS858-JUNE 2008［EB/OL］.http://www.alldatasheet.com.

［3］Data Sheet，ADS62P49.SLAS635B-APRIL 2009-REVISED JANUARY 2011［EB/OL］.http://www.alldatasheet.com.

［4］齊洪喜，陸穎.VHDL電路設(shè)計實用教程［M］.北京：清華大學出版社，2004.

［5］薛小剛，葛毅敏.Xinlix ISE 9.X FPGA/CPLD設(shè)計指南［M］.北京:人民郵電出版社，2007.

［6］楊林楠，李紅剛，張麗蓮，等.基于FPGA的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計［J］.計算機工程，2007，33（7）:246-248.

［7］林長青，孫勝利.基于FPGA的多路高速數(shù)據(jù)采集系統(tǒng)［J］.電測與儀表，2005（5）:52-54.

Based on FMC150 hardware platform application in high speed data acquisition

ZHANG Feng
（China Research Institute of Radio Wave Propagation，Qingdao 266107，China）

According to the high speed data acquisition card by traditional sampling rate，sampling number and channel number limit to adopt a flexible configuration of the FMC150 hardware platform，programming method，through the control of the use of FPGA programming，to achieve the application of the high speed data acquisition module in the ground penetrating radar（GPR）system，the resolution of ground penetrating radar system increased by about 30%，at the same time，proved that the data acquisition card，flexibility，generality，practicality.

FMC150；data acquiration；FPGA；round penetrating radar

TN99

A

1674－6236（2016）04-0042-03

2015-04-15 稿件編號：201504150

張 鋒（1979—），男，山東濟寧人，碩士研究生，工程師。研究方向：雷達系統(tǒng)。