真空共晶焊接工藝參數(shù)對焊點空洞率的影響

龐天生，陳小勇

(桂林電子科技大學(xué) 機電工程學(xué)院，廣西 桂林　541004)

?

真空共晶焊接工藝參數(shù)對焊點空洞率的影響

龐天生，陳小勇

(桂林電子科技大學(xué) 機電工程學(xué)院，廣西 桂林541004)

為了降低大功率芯片的焊點空洞率，改善大功率芯片的散熱效果，運用ANSYS軟件建立了砷化鎵芯片與熱沉的焊接三維有限元仿真模型。通過單因素試驗設(shè)置鍍金層厚度、降溫速率和升溫速率進行仿真，分析工藝參數(shù)對焊點空洞率的影響規(guī)律，得到最小的焊點空洞率工藝參數(shù)組合。仿真結(jié)果表明，對真空共晶焊焊點空洞影響最顯著的是降溫速率，其次是鍍金層厚度，升溫速率無影響，真空共晶焊焊點空洞率最小的工藝參數(shù)組合為鍍金層厚度8 μm、降溫速率1.5 ℃/s、升溫速率0.7～1.1 ℃/s。

真空共晶焊；空洞；空洞率；工藝參數(shù)

隨著各種電子產(chǎn)品的普及，功率器件得到了廣泛應(yīng)用，電子系統(tǒng)的集成度也越來越高。電子系統(tǒng)的高度集成化必然帶來高熱量。雖然可采用新型的焊接方式及散熱方式進行散熱，但對于高度集成化的大功率器件或系統(tǒng)仍然不夠，焊接空洞仍然是影響芯片散熱的主要因素之一[1]，如在大功率芯片真空共晶焊時，降溫速率過大會增大焊點空洞率，芯片焊接面空洞會導(dǎo)致接觸熱阻(導(dǎo)熱系數(shù)的倒數(shù))變大，芯片產(chǎn)生的熱量不能及時散發(fā)出去，從而可能引起器件燒毀失效[2]。因此，需尋求控制焊接空洞率的新方法。GJB 548B―2005規(guī)定：焊接接觸區(qū)空洞超過整個長度或?qū)挾确秶⑶页^整個預(yù)定接觸面積的10%為芯片的不可接收標(biāo)準(zhǔn)[3]。因此，應(yīng)用于大功率芯片的真空共晶焊的焊點空洞率應(yīng)低于10%，這就需要對真空共晶焊工藝參數(shù)進行優(yōu)化，以滿足大功率芯片的散熱需求。鑒于此，通過有限元軟件ANSYS建立真空共晶焊芯片的三維模型，研究真空共晶焊工藝參數(shù)對該模型焊料層焊點空洞率的影響規(guī)律，優(yōu)選后得到真空共晶焊焊點空洞率最小的工藝參數(shù)組合。

1　真空共晶焊焊料本構(gòu)模型

真空共晶焊采用的是金錫焊料Au80Sn20，金錫焊料具有高導(dǎo)熱率、高焊接強度和無需助焊劑焊接等優(yōu)點[4]。仿真軟件中金錫焊料采用廣義的Anand本構(gòu)模型[5]。用Anand本構(gòu)模型表示粘塑性屬性的基本形式為[6]：

其中：σ為等效應(yīng)力；c為楊氏模量，在恒應(yīng)變率下為常數(shù)；s為形變阻抗。

2　仿真模型

熱沉鎢銅合金W90Cu10被用作基板與芯片的中間層。熱沉是一種高導(dǎo)熱材料，用于焊料和基板的連接，使得芯片的熱量能夠快速傳遞到基板。模型由上至下為：芯片、焊料層(采用焊料片)、鍍金層、鍍鎳層、W90Cu10，芯片的厚度為0.1 mm，長寬為2 mm×1 mm，其中焊料片、鍍金層和鍍鎳層與芯片的長寬相同，焊料片的厚度為0.025 mm，鍍鎳層為0.005 mm，鎢銅合金的厚度為0.2 mm，長寬為3 mm×1.1 mm。為了研究芯片與焊料片、焊料片與鎢銅合金之間的空洞，簡化了基板，模型的縱向剖切如圖1所示。模型的網(wǎng)格劃分如圖2所示。

根據(jù)真空共晶焊工藝，鍍金層是指處在焊料片與薄膜金屬化層(鍍鎳層)中間的起浸潤焊料和防止焊料擴散的鍍層，其厚度對焊接質(zhì)量起關(guān)鍵作用。薄膜金屬化層具有易粘附焊料、阻擋焊料擴散和易焊的作

圖1　模型縱向剖切Fig.1　Longitudinal cutting of model

圖2　模型網(wǎng)格劃分Fig.2　Mesh generation of geometric model

用。仿真時，考慮到芯片的焊接在真空爐的熱板上進行，將熱量載荷施加在熱沉鎢銅合金的表面。邊界條件是對模型的鎢銅合金底面施加X、Y、Z三個方向的固定位移約束。

由于仿真軟件難以自行生成空洞，且仿真后空洞會變大、變多，故預(yù)置的空洞率應(yīng)小于10%。本研究在焊料層預(yù)置空洞率為8.128%的空洞。預(yù)置空洞后的焊料層橫向剖切如圖3所示。預(yù)置空洞為圓柱狀，因焊料層邊緣易出現(xiàn)較大的空洞[7]，故在焊料層邊緣處預(yù)置大空洞。

圖3　焊料層橫向剖切Fig.3　Cross cutting of solder layer

三維模型中，變形后的空洞體不規(guī)則，其截面面積無法提取，若把空洞預(yù)置成長方體或者圓柱體，厚度小于25 μm，則近似空洞率S′≈(V1-V2)/V1。其中：V1為焊接前焊料片體積；V2為焊料層有效體積，即可實現(xiàn)焊料層導(dǎo)熱功能的區(qū)域。V1與V2的差值為焊料層空洞的體積。

3　仿真分析

3.1典型真空共晶焊焊接工藝

真空共晶焊焊點空洞考慮鍍金層厚度、降溫速率和升溫速率3個主要工藝參數(shù)[8]，通過單因素試驗進行仿真，分析工藝參數(shù)對焊點空洞率的影響規(guī)律，進而得到最小的焊點空洞率工藝參數(shù)組合。通過有限元仿真分析真空共晶焊焊接工藝對焊點空洞的影響，得到一組工藝參數(shù)下的焊點空洞情況。真空共晶焊工藝參數(shù)組合為：鍍金層厚度4.5 μm，降溫速率1.75 ℃/s，升溫速率0.9 ℃/s，仿真結(jié)果提取組件整體位移如圖4所示。

圖4　模型整體位移分布Fig.4　Integral displacement distribution of model

3.2真空共晶焊焊接工藝參數(shù)對焊點空洞的影響

為了方便對每個工藝參數(shù)進行試驗，并且能對每個工藝參數(shù)的多個值進行試驗，以上述典型真空共晶焊工藝參數(shù)組合為參考，通過單因素試驗設(shè)置鍍金層厚度、降溫速率和升溫速率，分析焊料層空洞率的變化規(guī)律，進而得到最小的焊點空洞率工藝參數(shù)組合。根據(jù)相關(guān)項目的推薦，鍍金層厚度取1、2.5、4.5、6、8 μm，降溫速率取1.5、1.6、1.75、1.8、2.0 ℃/s，升溫速率取0.7、0.8、0.9、1.0、1.1 ℃/s，得到各工藝參數(shù)下焊接后的空洞率，結(jié)果如圖5所示。

從圖5可看出，焊點空洞率隨著鍍金層厚度的增加呈拋物線變化，鍍金層厚度為1～2.5 μm時，空洞率隨鍍金層厚度增大而減?。诲兘饘雍穸葹?.5～4.5 μm時，空洞率隨鍍金層厚度增大而增大；鍍金層厚度為4.5～6 μm時，空洞率隨鍍金層厚度增大而減?。诲兘饘雍穸葹?～8 μm時，空洞率隨鍍金層厚度增大而增大；鍍金層厚度為8 μm時，空洞率最小。隨著降溫速率的增加，空洞率增大，當(dāng)降溫速率增大到1.8 ℃/s時，空洞率不再變化，趨于穩(wěn)定。不同的升溫速率下，空洞率始終不變，因此升溫速率對空洞率的影響較小。

圖5　鍍金層厚度、降溫速率和升溫速率對空洞率的影響Fig.5　The influence of gold plated layer thickness, cooling rate and heating rate on void ratio

4　真空共晶焊參數(shù)優(yōu)化

綜上所述，真空共晶焊焊接工藝過程中，降溫速率是影響空洞率的主要因素，鍍金層厚度次之，升溫速率影響最小，所以真空共晶焊的鍍金層厚度優(yōu)選為8 μm，降溫速率優(yōu)選為1.5 ℃/s，由于升溫速率對焊點空洞率幾乎無影響，又根據(jù)相關(guān)項目的推薦數(shù)值，故升溫速率優(yōu)選0.7～1.1 ℃/s，仿真后的焊點空洞率為8.140%，達到了最小的焊點空洞率。

5　結(jié)束語

利用ANSYS軟件仿真分析真空共晶焊焊接工藝參數(shù)對焊點空洞的影響。分析結(jié)果表明，降溫速率是空洞形成的主要因素，隨著降溫速率增大，空洞率持續(xù)增加，降溫速率增大到1.6 ℃/s后空洞率達到一個穩(wěn)定的水平，即8.148%；鍍金層厚度是空洞形成的次要因素，在1～8 μm范圍內(nèi)空洞率隨著鍍金層厚度呈拋物線變化，最小空洞率為8.147%；升溫速率對空洞的形成影響不顯著，空洞率保持不變。優(yōu)選得到了真空共晶焊焊點空洞率最小(8.140%)的工藝參數(shù)組合：鍍金層厚度為8 μm，降溫速率為1.5 ℃/s，升溫速率為0.7～1.1 ℃/s。

[1]殷錄橋.大功率LED先進封裝技術(shù)及可靠性研究[D].上海：上海大學(xué)，2011:2-3.

[2]王振雄.功率器件的封裝失效分析以及靜電放電研究[D].上海：復(fù)旦大學(xué)，2009:16-17.

[3]中國人民解放軍總裝備部.GJB 548B―2005 微電子器件試驗方法和程序[S].北京：總裝備部軍標(biāo)出版發(fā)行部，2006:178-179.

[4]吳懿平.金錫合金焊料的性能[J].環(huán)球SMT與封裝，2008(7):8-10.

[5]張國尚.80Au/20Sn釬料合金力學(xué)性能研究[D].天津：天津大學(xué)，2010:44-45.

[6]ANAND L.Constitutive equations for hot working of metals[J].International Journal of Plasticity,1985,20(6):213-231.

[7]孫磊，劉哲，樊融融.無鉛再流焊接PBGA空洞缺陷研究[J].電子工藝技術(shù)，2009,30(2):74-78.

[8]巫建華.薄膜基板芯片共晶焊技術(shù)研究[J].電子與封裝，2012,12(6):4-8.

編輯：張所濱

Influence of vacuum eutectic welding parameters on void fraction of solder joint

PANG Tiansheng, CHEN Xiaoyong

(School of Mechatronic Engineering, Guilin University of Electronic Technology, Guilin 541004,China)

In order to reduce the solder joint cavity rate of high power chip and improve the heat dissipation effect, a three dimensional finite element simulation model for the welding of GaAs chip and heat sink is established by ANSYS software. Gold plating layer thickness, cooling rate and heating rate are set in the single factor experiment to analyze process parameters influence on solder joint void rate, the smallest solder joint void rate combination of process parameters is gotten. The research result shows that the cooling rate is the most significant factor on the solder void of vacuum eutectic solder, the influence of the gold plating layer thickness is second, and the void ratio remains unchanged as the heating rate increases. Vacuum eutectic welding solder joint void rate minimum combination of process parameters is obtained: plating layer thickness is 8 μm, the cooling rate is 1.5 ℃/s, a heating rate is 0.7-1.1 ℃/s.

vacuum eutectic welding; void; void ratio; process parameter

2016-03-05

預(yù)研項目“多能量***研究”

陳小勇(1984-)，男，河南濟源人，講師，研究方向為電氣互聯(lián)技術(shù)。E-mail:155310974@qq.com

TN605

A

1673-808X(2016)03-0190-04

引文格式： 龐天生，陳小勇.真空共晶焊接工藝參數(shù)對焊點空洞率的影響[J].桂林電子科技大學(xué)學(xué)報，2016,36(3):190-193.