低功耗直接襯底耦合QVCO的分析與設(shè)計(jì)

戚玉華，何如龍

(海軍工程大學(xué) 電子工程學(xué)院，湖北 武漢 430033)

0 引言

在大多數(shù)現(xiàn)代收發(fā)系統(tǒng)中，正交信號(hào)都扮演著重要的角色.為了得到較好的性能，要求在較低功耗下獲得較低相位噪聲的正交信號(hào).目前，有多種用于產(chǎn)生正交信號(hào)的電路方法，例如文獻(xiàn)[1]所采用的頻率分頻器電路，雖然該方法能產(chǎn)生所需求的正交信號(hào)，但是功耗太大；另一種方法是采用多相濾波器電路[2]，但是濾波器的損耗較大，為了產(chǎn)生功率足夠的信號(hào)，需要額外的緩沖電路，導(dǎo)致電路的功耗上升；環(huán)形振蕩器是產(chǎn)生正交信號(hào)最簡(jiǎn)單的方法[3]，但是相位噪聲性能較差；第四種電路方法是采用正交壓控振蕩器QVCO (Quadrature Voltage-Controlled Oscillator)電路[4]，該方法能夠在較低的功耗下產(chǎn)生較低相位噪聲的正交信號(hào).

傳統(tǒng)的QVCO電路有兩種類型：并聯(lián)耦合QVCO和串聯(lián)耦合QVCO.對(duì)于并聯(lián)耦合QVCO，耦合晶體管和開(kāi)關(guān)對(duì)的并聯(lián)引起了共振相位偏移，因而惡化了相位噪聲，而在串聯(lián)耦合QVCO中，晶體管的串聯(lián)耦合降低了電路的電壓裕度并且增加了電路的功耗.而采用襯底耦合技術(shù)的QVCO既取得了低相位噪聲，又降低了功耗[5].然而，上述這些電路結(jié)構(gòu)的輸出都與負(fù)載有關(guān)并且都需嵌有緩沖電路，因而增加了電路功耗.基于此，文獻(xiàn)[6]提出了一種電容抽頭技術(shù)，然而并沒(méi)有闡明此技術(shù)對(duì)相位噪聲的影響.本文設(shè)計(jì)了一種新穎的QVCO電路，該電路由兩個(gè)與負(fù)載無(wú)關(guān)的傳統(tǒng)壓控振蕩器VCO(Voltage-Controlled Oscillator)組成.并且在電路中采用電容抽頭技術(shù)取得了與負(fù)載無(wú)關(guān)的振蕩頻率，降低了相位噪聲；而且將交叉耦合晶體管對(duì)操作在丙類狀態(tài)以進(jìn)一步降低相位噪聲和功耗.

1 電路設(shè)計(jì)

襯底耦合互補(bǔ)QVCO電路如圖1所示.晶體管M1、M2和M3、M4組成互補(bǔ)電容交叉耦合晶體管對(duì)，該結(jié)構(gòu)能夠提供較大的回路電壓擺幅.輸出Qn耦合到M2、M4的襯底上，Qp耦合到M1、M3的襯底上，輸出In和Ip的耦合方式與Qn和Qp類似.NMOS晶體管和PMOS晶體管全部耦合的結(jié)構(gòu)能夠取得較高的耦合系數(shù)，進(jìn)而保持較低的相位誤差.電感L和可變電容Ct組成諧振回路核心，C1和C2作為抽頭電容使用.

圖1 本文設(shè)計(jì)的襯底耦合QVCO電路圖

1.1 直接襯底耦合

本文設(shè)計(jì)的QVCO的耦合采用直接襯底耦合技術(shù)，該技術(shù)避免了額外的并聯(lián)或串聯(lián)晶體管的使用.輸出信號(hào)的共模電壓正向偏置晶體管的襯底，可以獲得較低的閾值電壓，進(jìn)而使得晶體管能夠操作在低電壓下，取得較低的功耗.而且閾值電壓的降低，可以為互補(bǔ)結(jié)構(gòu)中堆疊的NMOS和PMOS管對(duì)提供較大的電壓裕度.并且襯底的正偏狀態(tài)降低了PMOS管的閃爍噪聲，改善了QVCO的相位噪聲，鑒于襯底耦合取得了小于單位1的耦合系數(shù)，因而可以取得較優(yōu)的相位噪聲.

為了研究直接襯底耦合效應(yīng)對(duì)相位噪聲的影響，首先研究該效應(yīng)對(duì)漏極電流開(kāi)關(guān)速度的影響.漏極電流的開(kāi)關(guān)速度表征了電路在零點(diǎn)處對(duì)噪聲的靈敏度，可以用于評(píng)估相位噪聲的大小.開(kāi)關(guān)晶體管M3的各級(jí)電壓可以表示為：

Ug=Acos(ωot)+Uo，

(1)

Ud=Acos(ωot+π)+Uo，

(2)

Ub=Acos(ωot+θ)+Uo.

(3)

其中：A是振蕩信號(hào)的電壓幅度，ωo為振蕩角頻率，Uo為輸出端的直流偏置電壓，θ為襯底偏置時(shí)的初始相位.

在輸出信號(hào)電壓的零點(diǎn)處，可假定M3工作在飽和區(qū)，此刻，若忽略溝道長(zhǎng)度調(diào)制效應(yīng)，則M3的漏極電流為：

Id=K(Ugs-Ut)2,

(4)

其中：K為晶體管的導(dǎo)電因子，Ugs為柵源級(jí)電壓，Ut為晶體管的閾值電壓.Ut的表達(dá)式為：

(5)

式(5)中：Ut0為襯底偏壓為零時(shí)的閾值電壓，γ為體效應(yīng)系數(shù)，φ為半導(dǎo)體的表面勢(shì)，Ubs為襯底偏壓.

定義漏極電流的開(kāi)關(guān)速度如式(6)：

(6)

由于晶體管源極電位恒定，因而有：

(7)

而且，閾值電壓關(guān)于時(shí)間t的偏導(dǎo)數(shù)為：

(8)

在正交信號(hào)注入襯底的情況下，θ=±π/2，在零點(diǎn)處，ωot=±π/2，因而式(7)和式(8)可重寫(xiě)如式(9)：

(9)

將式(9)代入式(6)中，可見(jiàn)正交襯底交流耦合并沒(méi)有對(duì)零點(diǎn)處的漏極電流開(kāi)關(guān)速度造成影響，鑒于此，直接襯底耦合可以作為在低功耗下實(shí)現(xiàn)正交耦合的方法.然而，僅僅只有直流耦合作為輸出偏置電壓的話，降低了Ut，提高了漏極電流開(kāi)關(guān)速度，因而，在本文設(shè)計(jì)中為了取得較好的相位噪聲性能，同時(shí)采用直流和交流耦合[7].

1.2 電容抽頭技術(shù)

本文為了降低功耗和閃爍噪聲，將PMOS管偏置在丙類工作狀態(tài)下，文獻(xiàn)[8]的研究成果表明相比較于傳統(tǒng)的QVCO而言，晶體管工作丙類狀態(tài)下可以使得QVCO的相位噪聲改善約3.9 dB.為了進(jìn)一步降低相位噪聲，取得與負(fù)載無(wú)關(guān)的振蕩頻率，該QVCO采用電容抽頭技術(shù).圖1中抽頭電容C1和C2組成的電壓分頻器在不影響輸出信號(hào)擺幅的前提下，增加了諧振回路的電壓擺幅，進(jìn)而改善了相位噪聲.

附加在諧振回路上的并聯(lián)寄生電容為：

(10)

QVCO載頻在頻偏△ω處的相位噪聲可被表示為：

(11)

電容抽頭技術(shù)的引入增加了諧振回路電壓擺幅，隨著諧振回路電壓擺幅的增加，QVCO相位噪聲的降低量為：

(12)

其中：下標(biāo)1代表的是引入電容抽頭技術(shù)的QVCO，下標(biāo)2代表的是傳統(tǒng)QVCO，可見(jiàn)由于本文中C1∶C2=1∶1.9，使得諧振回路擺幅增加到原先的190%，由式(12)可得出，電容抽頭技術(shù)使得QVCO的相位噪聲至少應(yīng)降低5.5dB.

2 電路設(shè)計(jì)與仿真

該QVCO基于TSMC0.13μmCMOS工藝設(shè)計(jì)，電路版圖是另一個(gè)影響Ka波段QVCO性能的關(guān)鍵因素，其中的LC振蕩回路的版圖對(duì)其性能影響最大，此部分采用較厚的金屬層以更好的減少寄生電容和寄生電阻.采用CadenceSpectraRF對(duì)其進(jìn)行電路的仿真設(shè)計(jì).并用CadenceVirtuos進(jìn)行版圖繪畫(huà)，圖2所示即為該QVCO的版圖，版圖大小為0.75mm×0.45mm.該QVCO在1.1V電壓的供電下，所消耗的功耗為2mW.

圖2 QVCO版圖

圖3給出了利用諧波平衡法所得到的QVCO振蕩頻率后仿真結(jié)果和輸出射頻功率隨著調(diào)諧電壓的變化曲線. 圖4給出了在載頻6 GHz處，相位噪聲的版圖后仿真結(jié)果.

圖3 QVCO振蕩頻率和輸出射頻功率的后仿真結(jié)果(a) 振蕩頻率 (b) 輸出射頻功率

圖4 QVCO相位噪聲版圖后仿真結(jié)果

由圖3可見(jiàn)振蕩頻率為5.57～6.37 GHz，調(diào)諧范圍為800 MHz，并且QVCO的輸出射頻功率為-8.15～-4.93 dBm，具有足夠的功率用以驅(qū)動(dòng)接收機(jī)當(dāng)中QVCO的下級(jí)混頻器電路.由圖4可見(jiàn)在偏移載波1 MHz處，相位噪聲為-119.11 dBc/Hz，相比較于傳統(tǒng)的QVCO，相位噪聲約改善了6.7 dB.

表1總結(jié)了本文所設(shè)計(jì)的QVCO與以往文獻(xiàn)的射頻QVCO的性能比較結(jié)果，其中FoM指標(biāo)采用式(13)計(jì)算而得，其中PN為中心振蕩頻率fosc在頻偏Δf處的相位噪聲，Pvco為電路的功耗，由表可見(jiàn)，本文所設(shè)計(jì)的QVCO的FOM指標(biāo)達(dá)到-191.7 dB/Hz，取得了良好的性能.

FOM=PN-

(13)

表1 射頻QVCO的比較結(jié)果

3 結(jié)論

低功耗低相位噪聲QVCO有效地減小了晶體管的閃爍噪聲，并且降低了電路對(duì)于供電電壓的要求，降低了電路功耗.而且，襯底耦合技術(shù)的采用不需要附加額外的耦合晶體管，改善了QVCO的相位噪聲.交叉耦合PMOS晶體管對(duì)工作在丙類狀態(tài)下，進(jìn)一步改善了相位噪聲，降低了電路功耗.電容抽頭技術(shù)的采用使QVCO取得了與負(fù)載無(wú)關(guān)的振蕩頻率.版圖后仿真結(jié)果表明：該QVCO的振蕩頻率為5.57～6.37 GHz，實(shí)現(xiàn)了-119.11 dBc/Hz@1MHz較低的相位噪聲，而電路僅消耗了2 mW的功耗.