高頻PCB板制作技巧

楊小平 曹建峰

摘 要：隨著光纖通信、高速以太網(wǎng)等網(wǎng)絡(luò)及智能化嵌入終端產(chǎn)品的不斷推出，信息處理的速度越來越高，這對PCB板材、布局、布線工藝提出了更高的要求。文章主要就高頻PCB板布線工藝進行了探討，以適應(yīng)信息處理的高速化要求。

關(guān)鍵詞：高頻；布線；工藝；PCB板；高速化

中圖分類號：TN98 文獻標(biāo)識碼：A 文章編號：2095-1302（2016）07-00-02

0 引 言

PCB（Printed Circuit Board，PCB）板是電子產(chǎn)品的重要電子部件之一，是電子元器件的支撐體，也是電子元器件電氣連接的載體。在制作PCB板的過程中，有很多理論上成立的東西，但在工程中卻難以實現(xiàn)，尤其在PCB板上存在高頻信號和微弱信號的處理時。當(dāng)PCB板上的信號超過40 MHz時，應(yīng)該對這些信號線進行特殊的處理。對于更高頻率的PCB板，其布線長度、方向和寬度等均有更嚴(yán)格的特殊要求。例如ECL（Emitter Coupled Logic，ECL）等高速數(shù)字邏輯門電路，其門傳輸速度非常高，會在門電路間產(chǎn)生較大的反射信號，在相鄰信號線間就會產(chǎn)生相應(yīng)的串?dāng)_，且反射信號會隨著門傳輸速度的提高而增加。此外，由于高速電路的頻率較高，功耗和熱耗散比較大。因此，在做高速PCB板時需從布局、布線方面重視此問題。本文主要針對高頻PCB板的布局、布線、電源等方面，應(yīng)用具體實例介紹相關(guān)的制作技術(shù)和方法。

1 元器件布局

制作PCB板時，首先要考慮元器件間的電性能?？紤]布線方便和產(chǎn)品的整體性能，在布局時應(yīng)該把電氣關(guān)系緊密的元器件盡量靠近，特別針對一些頻率較高的元器件間的布線，這些元器件間的連線比較短。對于大功率器件，應(yīng)盡量和一些小信號器件分開布局，減小對小信號器件的干擾。滿足電性能后再考慮其它方面的布局因素。

在高速系統(tǒng)中，首先考慮接地和互連線上的傳輸延遲時間。系統(tǒng)速度受信號線上的傳輸時間影響很大。雖然集成電路內(nèi)部處理速度很快，但由于PCB板上普通互連線上的延遲時間較長，導(dǎo)致系統(tǒng)總延遲時間增加，進而導(dǎo)致系統(tǒng)整體速度下降，這一點在高速移位寄存器、同步計數(shù)器等同步器件上尤為明顯。因此，如果系統(tǒng)由多塊PCB板組成，對于擁有這些特性的高速器件應(yīng)盡量放在同一個PCB板上，從而避免出現(xiàn)因主PCB板至不同插件板上的時鐘信號傳輸延遲時間不相等而導(dǎo)致移位寄存器等器件產(chǎn)生移位錯誤的問題。如在高速以太網(wǎng)布局中，以太網(wǎng)芯片DM9000和PH163539的抗干擾電阻電容要盡量貼在芯片周圍。

此外，有些特殊元器件在布局布線時有特殊的要求，比如模擬電路中的小信號放大器電路，由于處理的是微弱信號，信號易受干擾，如電源噪聲、功率器件等，因此要選用穩(wěn)壓效果較好的電源，同時這些器件應(yīng)盡量遠離大功率器件。如果距離增大了還不能滿足要求，則要考慮為這些小信號放大器件進行電磁隔離。對于采用ECL（Emitter Coupled Logic，ECL）工藝的芯片而言，如GLINK芯片，其頻率高，功耗大，散熱要求高，所以在元器件布局時就應(yīng)考慮散熱的問題，如布局在PCB板邊緣，利用設(shè)備金屬外殼或過熱孔散熱。這些問題在普通PCB板布局時應(yīng)該注意，在高頻PCB板中更要特別重視，可能會導(dǎo)致由于某個器件因布局不合理而致使整個設(shè)備無法工作。

2 地線、電源的處理

如果高頻PCB板上的地線、電源布局不合理，可能會產(chǎn)生電磁干擾，導(dǎo)致產(chǎn)品的性能下降，嚴(yán)重情況下可能會導(dǎo)致產(chǎn)品無法正常工作。所以要盡量將電源和地線所產(chǎn)生的噪聲干擾降到最低限度，從而保證產(chǎn)品的可靠性。

在電源線與地線之間噪聲干擾的主要產(chǎn)生原因是地與電源之間的間隙電容，特別在高頻中，電路公式為：

XC=1/（ωC）=1/（2πfC） （1）

式中：XC為電容容抗值；ω為角頻率；π為3.14；f為信號頻率；C為電容值，單位為法拉。

從式（1）中可以看出，地與電源之間的間隙電容越大，其容抗就越小，噪聲干擾也就產(chǎn)生了。可采用以下方法降低地與電源之間的噪聲：

（1）增加線寬，降低噪聲；

（2）共地處理，降低模數(shù)干擾；

（3）在電源或地線層上進行信號線布線。

2.1 增加線寬，降低噪聲

加寬電源、地線寬度，能有效的抑制噪聲。地線、電源線和信號線線寬的要求是：地線>電源線>信號線。數(shù)字電路中，在PCB板上空余的地方采用大面積覆銅處理。在圖1所示的物聯(lián)網(wǎng)綜合實訓(xùn)臺底板PCB板中的空余處進行了大面積覆銅處理，形成了一個地線網(wǎng)絡(luò)，大大增加了地線的有效寬度，但模擬電路的地不能這樣處理。在頻率較高時，也可以把PCB板做成多層板，電源、地線各占用一層，還可以在電源、地線之間加上去耦合電容，進一步降低地與電源之間的噪聲。

2.2 共地處理，降低模數(shù)干擾

許多PCB板都是數(shù)字電路和模擬電路組成的混合電路，數(shù)模混合電路的地線間因為信號特性的不同，會相互干擾，因此在布線時要考慮它們之間互相干擾的問題，尤其是地線上的噪聲干擾。

模擬電路由于處理的是小信號，因此一般比較敏感，而數(shù)字電路的頻率高，因此數(shù)字電路中的高頻信號線要盡可能遠離敏感的模擬器件電路。一般設(shè)備電源插座只有一根對外地線，即設(shè)備對外界只有一個接地接點。而PCB板上的數(shù)字地和模擬地是分開的，因此必須在PCB板上進行數(shù)、模共地處理。從而減小混合電路帶來的噪聲干擾。

2.3 在電源或地線層上進行信號線布線

在多層印制板中，一般設(shè)置信號層進行信號線布線，但有時會有少量的信號線在信號層無法布完，當(dāng)然，在信號線層沒有布完的信號線不會很多，如果在PCB板上多加信號層，會給生產(chǎn)增加一定的工作量和難度，成本也會增加。針對此種情況，可以考慮把少量的信號線布在電源層或地線層上。此時，首先應(yīng)考慮電源層，其次才是地線層，這樣能保留地線層的完整性。通過減少PCB板的層數(shù)也能降低電源與地線間的噪聲。

3 布線注意事項

在高頻PCB板布線時，由于平行信號線會產(chǎn)生較大的串?dāng)_，增加線間距能有效減小串?dāng)_，因此平行信號線間需保持較大的間隔。在兩條較近的平行信號線間布一條地線，既能增加信號線的間距，又能使PCB板的布線密度保持不變。地線能起到較好的屏蔽作用，從而大大減小由于平行信號線帶來的串?dāng)_問題。在布線時要避免銳角急拐彎，銳角急拐彎會使傳輸線的特性阻抗產(chǎn)生突變，致使信號線上產(chǎn)生反射信號，因此信號線一般作圓角或鈍角轉(zhuǎn)彎處理。高阻抗能抑制信號線上的干擾，要想得到大的特性阻抗，線寬要求窄，但由于細(xì)線不容易制作，綜合考慮延遲時間和功耗，一般微帶線和帶狀線選擇68 Ω左右的阻抗值。此時各方面性能達到最佳平衡。根據(jù)阻抗值和微帶線、帶狀線的特性計算公式就能得到線寬。

以由無錫職業(yè)技術(shù)學(xué)院獨立自主開發(fā)的2012、2013、2014年江蘇省高職院校物聯(lián)網(wǎng)技能大賽指定產(chǎn)品--物聯(lián)網(wǎng)綜合實訓(xùn)臺的底板為例，具體如圖1所示。此底板是實訓(xùn)臺的核心部件，設(shè)備的高頻部分均在此底板上。底板是專為FRIENDLY ARM MICRO2440核心板配套的。以板上的網(wǎng)絡(luò)部分舉例，系統(tǒng)采用了DM9000網(wǎng)絡(luò)控制芯片，它是100 M/10 M自適應(yīng)的網(wǎng)絡(luò)芯片，此部分頻率較高，對布局、布線要求較高，把DM9000放在ARM核心板和RJ45網(wǎng)口間，減小各部分線的長度。布線應(yīng)重點注意從芯片出來的RX+/TX+，RX-/TX-差分線對，應(yīng)保持等長、緊靠、平行，避免交叉。差分線周圍不布其他信號線，要求差分線包地處理，包地的周圍隔一段距離就要打地孔。布線中，差分線應(yīng)該優(yōu)先布，二組差分線布線的好壞輕則影響網(wǎng)卡的網(wǎng)絡(luò)速度，重則導(dǎo)致網(wǎng)卡無法正常工作。布線時，數(shù)據(jù)線盡量保持等長，如圖1所示。此外，在數(shù)據(jù)線和其他信號線之間用地隔離可以防止干擾。

4 其它注意事項

不同材質(zhì)的PCB板對信號的衰減、寄生電容等電特性不同，對于高頻PCB板而言，應(yīng)選用聚四氟乙烯材質(zhì)作為PCB板的介質(zhì)層，可以有效降低高頻衰耗和PCB板不同層面間的寄生電容，對布線的傳輸速度影響小，同時，由于電路輸入阻抗Z0較小，整個電路的功耗較小。如果是多層板，不同層面的信號線要互相垂直，減小分布電容，降低信號串?dāng)_。大電流器件會產(chǎn)生較大的信號干擾，尤其是對于如喇叭、繼電器、功率管等小信號模擬器件，把它們的地線分開單獨走，以減少對小信號器件的干擾。當(dāng)高速電路中有相對較長的線，可利用TTL對快速下降邊沿采用肖特基二極管箝位方法，減少后級電路的反沖幅度，在高頻電路中，要盡量避免上升邊緣的過沖現(xiàn)象，采用肖特基二極管箝位，通過箝位使上升邊緣的過沖在高電平狀態(tài)下被相對高的輸出阻抗所衰減。此外，高電平狀態(tài)下的電路和器件的抗干擾能力較強，此問題不會太突出。對于更高速的HCT（高速COMS邏輯門系列）器件，采用肖特基二極管箝位和串聯(lián)電阻端接方法相結(jié)合的方法，能更加明顯地改善邊緣反沖的效果。

5 結(jié) 語

文中僅提出了高頻PCB板制作時需要重點注意的幾點問題，要設(shè)計一塊正常工作的高頻PCB板還需要多實踐，不斷在解決問題的過程中提高自己，通過不斷努力掌握高頻PCB板的設(shè)計工藝。

參考文獻

[1] 楊玉焓.PCB設(shè)計中所遇到的問題及解決方法研究[J].電子技術(shù)與軟件工程，2016，1（2）135-136.

[2]黃繼承，黃繼文，彭星波，等.高速電路設(shè)計研究[J].通信電源技術(shù)，2015（6）：41-44.

[3]侯瑩瑩，關(guān)丹丹.高速PCB中的過孔設(shè)計研究[J].電子與封裝，2009，9（8）：20-23.

[4]周潤景.Cadence PCB設(shè)計與制板[M].北京：電子工業(yè)出版社，2005.

[5]華騰微電子.高速PCB設(shè)計的疊層問題[Z].2002.