寬頻段直接上變頻激勵器的設計與實現(xiàn)

劉 美 銳

（中國電子科技集團公司第十研究所，四川 成都 610036）

?

寬頻段直接上變頻激勵器的設計與實現(xiàn)

劉 美 銳

（中國電子科技集團公司第十研究所，四川 成都 610036）

摘要:針對射頻前端寬頻段、通用化、可重構等發(fā)展趨勢，結合零中頻架構所具有的易集成、小尺寸、低功耗、低成本等優(yōu)勢，提出了一種寬頻段的直接上變頻激勵器設計方案。該方案選用濾波器芯片ADRF6510作為可重構低通濾波器，對數模轉換器(D/A)產生的模擬基帶信號進行可調濾波及放大；以正交調制器HMC696作為上變頻器，將基帶信號直接上變頻為射頻信號；而鎖相環(huán)芯片PLL HMC832則為上變頻器提供本振信號。測試結果表明，該直接上變頻激勵器的性能良好，在30 ～ 2 700 MHz范圍內，其矢量誤差幅度EVM值小于4.5%；相位噪聲在偏移10 MHz處優(yōu)于–157.5 dBc/Hz，可靈活應用于多個頻段。

關鍵詞:寬頻段；直接上變頻；激勵器；可編程濾波器；本振；矢量誤差幅度；相位噪聲

網絡出版時間：2016-05-31 11:09:39 網絡出版地址：http://www.cnki.net/kcms/detail/51.1241.TN.20160531.1109.016.html

發(fā)射機的主要功能為調制、上變頻、濾波及放大，其實現(xiàn)方案主要有兩種：一種是超外差式，另一種是直接上變頻式[1]。長久以來，超外差式發(fā)射機應用非常廣泛，但超外差式發(fā)射機需要多次混頻和濾波，在目前的集成電路工藝水平下，其用到的無源濾波器很難實現(xiàn)單片集成，因此，超外差式發(fā)射機往往結構復雜，硬件開銷較大，體積、質量和功耗較大[2]。而直接上變頻發(fā)射機能將基帶信號直接搬移到射頻頻率，不需要中頻放大、濾波、變頻等電路，其結構簡單、硬件開銷小、便于集成，從而極大地減小了發(fā)射機的體積、質量和功耗[3]。目前在移動通信領域，直接上變頻式發(fā)射機已有廣泛的應用，但其工作頻率范圍相對較窄，功能較為單一，不同頻段及信號帶寬的設計各不相同[2-4]?？紤]到未來設備的寬頻段及通用化趨勢，本文利用高集成度芯片設計制作了一款通用的寬頻段直接上變頻激勵器，通過對正交調制器、基帶濾波器以及本振源等電路的優(yōu)化設計，實現(xiàn)了30 ～ 2 700 MHz的寬頻段覆蓋，同時能適應各種不同的信號帶寬。測試結果表明其性能良好，通用性很強。

1　 系統(tǒng)結構設計

激勵器采用直接上變頻架構來實現(xiàn)，其主要技術指標如下：

a) 輸出信號頻率：30～2 700 MHz；

b) 輸出信號電平：3 dBm±3 dB；

c) 信號帶寬：1 MHz，2 MHz，5 MHz，8 MHz；

d) 矢量誤差幅度(EVM)：≤8%；

e) 頻率最小間隔：10 Hz；

f) 本振相位噪聲：

1) ≤–90 dBc/Hz@1 kHz；

2) ≤–90 dBc/Hz@10 kHz；

3)≤–100 dBc/Hz@100 kHz；

4) ≤–130 dBc/Hz@1 MHz；

5) ≤–150 dBc/Hz@10 MHz。

整體電路結構如圖1所示。其具體工作流程如下：信號處理產生的數字基帶I/Q （In-phase/Quadrature：同向正交）已調信號通過數模轉換器（D/A）變換為模擬基帶I/Q信號，雙通道的可編程濾波器對I/Q信號進行低通濾波，濾除雜波后得到頻譜純度很高的信號，再送入直接正交調制器中，鎖相環(huán)產生的本振信號同時送入正交調制器的本振端口，將基帶I/Q信號直接上變頻為射頻信號，再經過放大、濾波后得到所需功率輸出，推動后級功放管完成功率放大。

圖1 系統(tǒng)結構框圖Fig.1 System structure diagram

2　 模擬基帶濾波器設計

模擬基帶濾波器選用Analog Devices公司的雙通道可編程低通濾波器ADRF6510[5]。ADRF6510包括一對匹配的、完全差分、低噪聲、低失真可編程濾波器和可變增益放大器。其中，低通濾波器為6階巴特沃茲濾波器，其0.5 dB截止頻率可以根據信號帶寬在1 MHz至30 MHz范圍內進行編程設置（步進為1 MHz）。濾波器之前后各有一級可變增益放大器，濾波器之前的前置放大器為數控可變增益放大器，提供6 dB或12 dB可編程增益選項，濾波器之后的為模擬可變增益放大器，可提供50 dB的連續(xù)增益控制。因此，該濾波器不僅可以有效抑制帶外雜散信號，而且能有效地調整D/A輸出的模擬基帶信號電平，使其滿足正交調制器的最佳輸入電平范圍。ADRF6510的兩個通道匹配出色，在任意增益和帶寬的設置下都具有優(yōu)異的性能，非常適合具有密集星座圖、多個載波并存的正交通信系統(tǒng)。

本激勵器有1，2，5和8 MHz四種信號帶寬要求，設計中對濾波器ADRF6510進行編程，即可設置其低通截止頻率以適應對應的信號帶寬，同時對帶外雜散信號進行有效抑制。同時，對ADRF6510進行編程，還可靈活設置其增益，使整個激勵器的輸出信號電平滿足3 dBm±3 dB的指標要求。

3　 直接正交調制器設計

本設計中的直接正交調制器選用Analog Devices公司的寬帶正交調制器HMC696[6]。HMC696是一款低噪聲、高線性的直接正交調制芯片，其標稱工作頻率很寬，可以覆蓋20 ～ 2 700 MHz，能夠滿足輸出信號頻率的設計指標要求。

由于信號的EVM指標與正交調制器的正交誤差、I/Q不平衡、載波泄露、非線性失真以及噪聲水平相關，而HMC696具有非常低的底噪(–162 dBc/Hz)，良好的線性度指標(輸出1分貝壓縮點P1 dB≥+5 dBm，輸出三階交調截取OIP3≥+17 dBm)，邊帶壓縮（≤–30 dBc）和載波泄露指標（≤–40 dBm）也非常優(yōu)異，因此其引入的信號EVM值惡化很少。通過仿真，僅有正交調制器HMC696引入的EVM值約為1%。

同時，HMC696提供差分的本振端口，允許本振差分接入或者單端接入，使用靈活。該芯片的集成度較高，只需要很少的外圍電路元件就能實現(xiàn)正交上變頻的功能，非常適合于激勵器的小型化設計。

4　 寬頻段本振源設計

要實現(xiàn)寬頻段激勵器設計，除了正交調制器需要具有寬覆蓋的工作頻率以外，還需要為其提供一個寬頻段的本振信號。同時，本振源的相噪、雜散水平也會很大程度影響整個激勵器的噪聲、雜散抑制和EVM性能。本設計選用Analog Devices公司推出的寬帶鎖相環(huán)芯片HMC832來實現(xiàn)寬頻段、低噪聲、低雜散的本振源設計。HMC832輸出頻率可覆蓋25～3 000 MHz，可工作于整數分頻模式或小數分頻模式，內部集成了壓控振蕩器（VCO）、鑒相器和Δ－Σ 調制器，其鑒相頻率可高達100 MHz，歸一化相位噪底約為–226 dBc/Hz，具有業(yè)界領先的相位噪聲和雜散性能[7]。

鎖相環(huán)的相位噪聲在環(huán)路帶寬內，由輸入參考信號、鑒相器及分頻器的相位噪聲起主導作用，并有20lgN 的惡化作用；而在環(huán)路帶寬外，則主要由VCO 的相位噪聲決定[8]。而小數分頻鎖相環(huán)的雜散主要有鑒相（參考）雜散、整數邊界雜散和小數雜散，如果這些雜散落在環(huán)路帶寬外，則可以通過環(huán)路濾波器加以衰減。本設計為了取得較低的遠端相噪水平和較高的雜散抑制水平，將環(huán)路濾波器的環(huán)路帶寬設置在50 kHz。通過仿真軟件ADIsimPLL 對其相位噪聲進行仿真，仿真曲線如圖2 所示。

圖2 相位噪聲仿真結果Fig.2 Simulation results of phase noise

5　 驗證測試

5.1 寬頻段本振源測試

本設計用50 MHz的時鐘信號作為鎖相環(huán)芯片HMC832的參考信號，鑒相頻率設置為50 MHz，環(huán)路帶寬取50 kHz，使用芯片內部集成的VCO，實現(xiàn)30 ～ 2 700 MHz的寬頻段輸出。HMC832工作在小數分頻模式，頻率步進達1 Hz。利用信號源分析儀對本振源的性能進行了測試，其在30 MHz和2 700 MHz處的相位噪聲實測結果如圖3、圖4及表1所示。

從表1可以看出，該鎖相環(huán)的相位噪聲實測值與仿真值基本一致，滿足指標要求，非常適合用來作為調制器或混頻器的本振信號。

圖3 本振源相位噪聲測試 (30 MHz)Fig.3 Phase noise test of local oscillator (30 MHz)

圖4 本振源相位噪聲測試 (2 700 MHz)Fig.4 Phase noise test of local oscillator (2 700 MHz)

表1 2 700 MHz本振信號相位噪聲Tab.1 Phase noises of local oscillator signal at 2 700 MHz

5.2 正交上變頻器測試

通過搭建如圖1所示的系統(tǒng)來驗證正交上變頻器的性能。本測試的輸入信號為符號速率3 Msps的8PSK（8移相鍵控）差分模擬基帶I/Q信號，設置可編程低通濾波器ADRF6510的帶寬為5 MHz，正交上變頻器的輸出頻率通過改變本振源HMC832的輸出頻率來實現(xiàn)。利用實時頻譜分析儀對正交上變頻器HMC696的射頻輸出信號進行測試，其在30 MHz 和2 700 MHz處的矢量誤差幅度（EVM）實測結果如圖5、圖6所示。

圖5 輸出信號EVM測試(30 MHz)Fig.5 EVM test of output signal (30 MHz)

從圖5及圖6中可以看出，直接正交上變頻器輸出信號能覆蓋30～2 700 MHz，EVM值小于4.5%。

圖6 輸出信號EVM測試結果(2 700 MHz)Fig.6 EVM test result of output signal (2 700 MHz)

該激勵器的主要技術指標測試結果如表2所示，所有指標均滿足設計要求。

表2 直接上變頻激勵器指標對照Tab.2 Specifications comparison of the direct up-conversion exciter

6　 結論

利用正交上變頻芯片HMC696、基帶可編程濾波器ADRF6510以及鎖相環(huán)芯片HMC832，實現(xiàn)了寬頻段（30 ～ 2 700 MHz）直接上變頻發(fā)射電路。介紹了幾款芯片的性能特點及關鍵參數，并對直接上變頻激勵器的主要技術指標（特別是本振相位噪聲及輸出信號的矢量誤差幅度）進行了測試。測試結果表明，該直接上變頻激勵器指標滿足設計要求，頻率覆蓋寬，帶寬可靈活配置，通用性好。

參考文獻：

[1] 馬驍, 杜占坤, 劉珂, 等. 應用于無線傳感器網絡的射頻發(fā)射機電路[J]. 半導體技術, 2015, 40(8):561-565.

[2] 莊陽濱, 池琛, 林孝康. 基于DMR標準的直接上下變頻射頻前端設計 [J]. 移動通信, 2009, 24:28-32.

[3] 單月忠, 劉太君, 葉焱, 等. 基于ADL5385發(fā)射電路設計與實現(xiàn)[J].移動通信, 2015(6):65-69.

[4] 陳星锜, 陳建軍. 一種寬帶零中頻收發(fā)前端設計 [J]. 電子設計工程, 2015, 23(1):143-145.

[5] ANALOG DEVICES INC. ADRF6510 Datasheet [EB/OL]. [2011-10-01]. http://www.analog.com/media/ en/technicaldocumentation/ evaluation- documentation/ADRF6510.pdf.

[6] ANALOG DEVICES INC. HMC696 Datasheet [EB/OL]. [2013-04-11]. http://www.analog.com/media/en/technical-documentation/data-sheets/h mc696.pdf.

[7] ANALOG DEVICES INC. HMC832 Datasheet [EB/OL]. [2014-11-20]. http://www.analog.com/media/en/technical-documentation/data-sheets/H MC832.pdf.

[8] 唐小艷, 葉鋒. 基于HMC833的小數分頻頻率源設計 [J]. 電子技術與軟件工程, 2014(8):105-107.

（編輯：陳渝生）

Design and implementation of a broadband direct up-conversion exciter

LIU Meirui
(No.10 Institute of China Electronics Technology Group Corporation, Chengdu 610036, China)

Abstract:According to broadband, universalization, reconfiguration trends of RF front-end, combining the zero-IF architecture with easy integration, small size, low power consumption, low cost advantages, a design of wideband direct up-conversion exciter was proposed. Programmable filter ADRF6510 was used as a reconfigurable low-pass filter filtering and amplifying the analog baseband signal generated by the D/A (digital analog converter); and the wideband direct quadrature modulator HMC696 was used as a direct up-converter, converting the baseband signal to the RF signal directly; the PLL chip HMC832 provided local oscillator signal to frequency converter. Test results show that the performance of direct up-conversion exciter is good. The error vector magnitude (EVM) is less than 4.5% and the phase noise is better than –157.5 dBc/Hz at 10 MHz. The exciter can be flexibly applied to a plurality of frequency bands.

Key words:broadband; direct up-conversion; exciter; programmable filter; local oscillator; error vector magnitude; phase noise

doi:10.14106/j.cnki.1001-2028.2016.06.016

中圖分類號:TN742; TN761; TN838

文獻標識碼:A

文章編號:1001-2028（2016）06-0078-04

收稿日期：2016-04-07

基金項目：裝備預先研究項目資助（No.2141541001070202）

作者簡介：劉美銳（1983－），男，四川瀘州人，工程師，主要研究方向為射頻與微波電路設計，E-mail:liumary1228@163.com 。