一種萬兆光纖以太網(wǎng)的實現(xiàn)方法

李小亮　張大智　桂陽

【摘 要】文中介紹了IEEE802.3ae規(guī)范中萬兆以太網(wǎng)物理層和媒質(zhì)接入層的有關(guān)知識，提出了一種萬兆光纖以太網(wǎng)的實現(xiàn)方法，并通過仿真進(jìn)行了驗證，對于解決新型雷達(dá)海量數(shù)據(jù)傳輸帶寬的問題具有重要意義。

【關(guān)鍵詞】萬兆以太網(wǎng)；FPGA；UDP；IP

0 引言

由于相控陣?yán)走_(dá)及多波束數(shù)字陣列信號處理技術(shù)的飛速發(fā)展，雷達(dá)系統(tǒng)對于數(shù)據(jù)的吞吐能力及數(shù)據(jù)的傳輸帶寬的需求呈現(xiàn)急速上升的趨勢。為了滿足相控陣?yán)走_(dá)對多波束數(shù)據(jù)的實時快速處理，需要建立各分系統(tǒng)間數(shù)據(jù)的高速通道，實現(xiàn)對陣列雷達(dá)前端數(shù)據(jù)的實時傳輸。

傳統(tǒng)的雷達(dá)對前端數(shù)據(jù)一般采用百兆或千兆銅介質(zhì)以太網(wǎng)與雷達(dá)信號處理機(jī)進(jìn)行對接，這種實現(xiàn)方式已經(jīng)無法滿足大量數(shù)據(jù)傳輸?shù)男枨?，而且對雷達(dá)信號處理機(jī)的實時性能提出了更高的要求。近年來隨著以太網(wǎng)技術(shù)的不斷發(fā)展，萬兆以太網(wǎng)因其卓越的帶寬優(yōu)勢，使得雷達(dá)系統(tǒng)間高速海量數(shù)據(jù)的實時傳輸成為可能。本文以IEEE 802.3ae-2008規(guī)范為基礎(chǔ)，介紹了以光纖為傳輸介質(zhì)實現(xiàn)的萬兆以太網(wǎng)的傳輸方案。

1 萬兆以太網(wǎng)的協(xié)議體系結(jié)構(gòu)

考慮到與當(dāng)前的千兆以太網(wǎng)標(biāo)準(zhǔn)的兼容性，萬兆以太網(wǎng)（10GE）技術(shù)標(biāo)準(zhǔn)—IEEE802.3ae繼承了現(xiàn)有以太網(wǎng)的基本模型、煤質(zhì)接入控制（Media Access Control，簡稱MAC）協(xié)議以及網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)。為了將以太網(wǎng)的工作速率提升到10Gbps，同時保證其可以用于MAN和WAN的鏈路，針對現(xiàn)有的千兆以太網(wǎng)中的物理層（Physical，簡稱PHY）和MAC層進(jìn)行了相應(yīng)的改造。

為了滿足10GE對帶寬的要求，不同于千兆以太網(wǎng)中125MHz時鐘域工作的MAC層，在10G以太網(wǎng)的MAC層設(shè)計中面臨著更多的挑戰(zhàn)。在10G以太網(wǎng)的規(guī)范中定義了一種新的接口—XGMII（10 Gigabit Media Independent Interface）。這個新的接口可以用于MAC層和不同的物理煤質(zhì)進(jìn)行連接。新的接口數(shù)據(jù)位寬達(dá)到了32bit，并且可以在156.25MHz的時鐘下以DDR的方式工作，以此達(dá)到10G以太網(wǎng)對帶寬的要求。在物理層中，廣域網(wǎng)與局域網(wǎng)的連接功能由WIS（廣域網(wǎng)接口子層）完成，其中實現(xiàn)了一個簡單的SONET/SDH的成幀器，同時，為了能夠正確的傳輸以太網(wǎng)數(shù)據(jù)，在物理層中實現(xiàn)了64B/66B的編解碼器和擾碼器，可以有效的保證10GE的應(yīng)用空間的擴(kuò)展。

2 傳輸方案設(shè)計與實現(xiàn)

萬兆光纖以太網(wǎng)的實現(xiàn)方案如圖1所示，本文設(shè)計采用Xlinx公司的Virtex-7系列的XC7VX485T器件，該器件采用28nm工藝，其中-2速度等級的器件可以提供最大10.3125Gbps的GTX串行收發(fā)器，可以在不使用外部專用PHY芯片的情況下實現(xiàn)萬兆以太網(wǎng)物理層的部分功能。

本設(shè)計主要由數(shù)據(jù)緩存單元、數(shù)據(jù)封裝與解封裝單元，10GE MAC IP核、10GE PCS/PMA（10GBASE-R）IP核及光收發(fā)器SFP+模塊組成。數(shù)據(jù)緩存單元采用雙口RAM對采樣數(shù)據(jù)進(jìn)行緩存；數(shù)據(jù)封裝與解封裝單元按照以太網(wǎng)的UDP及IP協(xié)議對數(shù)據(jù)進(jìn)行封裝或解封裝；10GE MAC IP核及10GE PCS/PMA（10GBASE-R）IP核完成封裝后的數(shù)據(jù)的接收、發(fā)送及流量控制等功能。

（1）幀封裝：根據(jù)UDP及IP的幀格式，幀封裝模塊的實現(xiàn)如圖2，由輸入緩沖模塊、輸出緩沖模塊、計數(shù)模塊、校驗?zāi)K、數(shù)據(jù)存儲模塊、首部存儲模塊和控制邏輯模塊構(gòu)成。封裝的完整操作過程如流水線一樣，緩沖單元模塊對輸入的單字節(jié)的數(shù)據(jù)進(jìn)行緩存，然后輸出雙字節(jié)的數(shù)據(jù)，順序通過計數(shù)模塊和校驗和計算模塊；隨后對計數(shù)模塊及校驗和計算模塊的輸出數(shù)據(jù)進(jìn)行存儲，完成所有數(shù)據(jù)的運算后，將數(shù)據(jù)依次送入輸出緩沖單元模塊，最后輸出單字節(jié)的數(shù)據(jù)，進(jìn)入下一階段的處理過程；封裝流程的控制由控制邏輯模塊完成，其可以生成封裝運算的啟動和結(jié)束標(biāo)志。因為UDP的首部結(jié)構(gòu)和IP的首部結(jié)構(gòu)存在一定差異，因此在封裝的過程里由不同的數(shù)據(jù)段進(jìn)行校驗和的計算，但因為文中采用的二進(jìn)制反碼求和的算法可同時用于IP幀與UDP幀的校驗和計算，所以，本文設(shè)計的校驗和計算的模塊可同時用于兩種幀的校驗和計算，如圖3所示。為了方便計算，文中采用十六進(jìn)制的數(shù)據(jù)運算：首先為防止高位的數(shù)據(jù)溢出，將16位進(jìn)行一位擴(kuò)展，隨后對數(shù)據(jù)依次求和，每次求和結(jié)束后對0xFFFF進(jìn)行取模，完成所有數(shù)據(jù)的求和運算后，將和與0xFFFF相減所得即為校驗和。

（2）幀解封裝：解封裝的過程與封裝過程相反，因此設(shè)計如圖4所示處理模塊。完整的數(shù)據(jù)幀順序通過輸入緩沖、去MAC頭、去IP頭、去UDP頭和輸出緩沖，輸出即為最終的數(shù)據(jù)部分?？刂七壿嬘糜诋a(chǎn)生整個過程的起始與結(jié)束標(biāo)志。

3 仿真驗證

本文中方案在Xilinx公司的ISE14.2開發(fā)工具中開發(fā)，經(jīng)ModelSim SE 10.1b工具進(jìn)行了仿真驗證，如圖5所示，實現(xiàn)了數(shù)據(jù)的發(fā)送與接收功能。

4 結(jié)束語

本文根據(jù)IEEE802.3和802.3ae的規(guī)范，在分析萬兆以太網(wǎng)協(xié)議的基礎(chǔ)上，借助Xilinx的10GE MAC IP核及10GE PCS/PMA IP核，實現(xiàn)了用于雷達(dá)分系統(tǒng)間高速數(shù)據(jù)傳輸?shù)娜f兆互聯(lián)方案，闡述了各個模塊的功能及實現(xiàn)方式，并對其進(jìn)行了仿真驗證。相比于傳統(tǒng)的雷達(dá)分系統(tǒng)數(shù)據(jù)傳輸方案，本方案的實現(xiàn)能夠滿足新型雷達(dá)對海量高速數(shù)據(jù)傳輸?shù)膸捯蟆?/p>

【參考文獻(xiàn)】

[1]楊陽，劉劍，等. 一種基于FPGA的萬兆光纖以太網(wǎng)高速傳輸方法[J].雷達(dá)與對抗，2015.

[2]李偉，竇衡，等. 基于FPGA的萬兆光纖以太網(wǎng)接口的設(shè)計與實現(xiàn)[J].光通信技術(shù)，2009.

[3]張友亮，劉志軍，等.萬兆以太網(wǎng)MAC層控制器的FPGA設(shè)計與實現(xiàn)[J].計算機(jī)工程與應(yīng)用，2012.

[4]IEEE Standard 802.3ae-2008 Media Access Control（MAC） Parameter， Physical Layers， and Management Parameters for 10Gbps Operation， 2012[Z].

[責(zé)任編輯：王偉平]