基于USB3.0的FPGA對(duì)線陣CCD驅(qū)動(dòng)時(shí)序電路設(shè)計(jì)

黨禎　榮劍

摘要：高速線陣CCD底層驅(qū)動(dòng)電路的設(shè)計(jì)是保障CCD高質(zhì)量成像的必要條件。文章以TCD1209D型號(hào)線陣CCD為例，設(shè)計(jì)一種基于FPGA（EP3c16f484c8n）的高速線陣CCD驅(qū)動(dòng)電路，通過(guò)VHDL語(yǔ)言對(duì)驅(qū)動(dòng)電路進(jìn)行硬件描述，使用USB3.0對(duì)信號(hào)進(jìn)行傳輸，最終實(shí)現(xiàn)整個(gè)CCD驅(qū)動(dòng)電路驅(qū)動(dòng)時(shí)鐘的設(shè)計(jì)。

關(guān)鍵詞：高速CCD；FPGA；驅(qū)動(dòng)電路；USB3.0；時(shí)序電路 文獻(xiàn)標(biāo)識(shí)碼：A

中圖分類號(hào)：TH74 文章編號(hào)：1009-2374（2016）13-0015-03 DOI：10.13535/j.cnki.11-4406/n.2016.13.008

1 概述

CCD（Charge Coupled Device）電荷耦合器件是以電荷作為信號(hào)，實(shí)現(xiàn)電荷的存儲(chǔ)和轉(zhuǎn)移的圖像傳感器，因?yàn)橛畜w積小、功耗低、靈敏度高等優(yōu)點(diǎn)，在許多領(lǐng)域得到了普遍運(yùn)用。其工作原理包括電荷的產(chǎn)生、存儲(chǔ)、傳輸和檢測(cè)。因?yàn)椴煌瑥S家制造的CCD，其驅(qū)動(dòng)電路和驅(qū)動(dòng)時(shí)序存在著不同程度的差異，導(dǎo)致CCD的驅(qū)動(dòng)電路設(shè)計(jì)不具有統(tǒng)一的規(guī)范性。

常見(jiàn)的CCD驅(qū)動(dòng)方法有單片機(jī)驅(qū)動(dòng)、EPROM驅(qū)動(dòng)、專用IC驅(qū)動(dòng)、CPLD驅(qū)動(dòng)和FPGA驅(qū)動(dòng)。分析這五種驅(qū)動(dòng)方法，會(huì)發(fā)現(xiàn)前三種驅(qū)動(dòng)方式調(diào)試?yán)щy，靈活性差，頻率較低。CPLD和FPGA均具備高集成度、高速度、高可靠性和開(kāi)發(fā)周期短的特色，相比較之下，F(xiàn)PGA的靈活性要強(qiáng)于CPLD器件，更適合對(duì)時(shí)序邏輯進(jìn)行編寫，利用VHDL語(yǔ)言通過(guò)FPGA可以很好地解決高速線陣CCD時(shí)序驅(qū)動(dòng)要求，并結(jié)合USB3.0的高速傳輸優(yōu)勢(shì)可使CCD以高速度和高質(zhì)量的狀態(tài)進(jìn)行實(shí)時(shí)圖像采樣和傳輸。本文以日本TOSHIBA公司生產(chǎn)的TCD1209D芯片為例，分析其工作過(guò)程和對(duì)驅(qū)動(dòng)時(shí)序信號(hào)的要求，并且設(shè)計(jì)驅(qū)動(dòng)時(shí)序產(chǎn)生及采樣硬件電路，通過(guò)VHDL語(yǔ)言對(duì)驅(qū)動(dòng)時(shí)序發(fā)生硬件電路進(jìn)行了描述，基于集成在FPGA板上的USB3.0接口進(jìn)行圖像數(shù)據(jù)傳輸。通過(guò)ALTIUM DESIGNERR（QUARTUS II）仿真軟件對(duì)所設(shè)計(jì)的驅(qū)動(dòng)時(shí)序進(jìn)行仿真。

2 TCD1209的結(jié)構(gòu)與特點(diǎn)

TCD1209D芯片內(nèi)部結(jié)構(gòu)由四部分構(gòu)成：第一部分是光敏二極管接受光源；第二部分是轉(zhuǎn)移柵；第三部分是CCD位移模擬寄存器；第四部分是CCD的輸出緩存器。TCD1209D外部引腳和內(nèi)部結(jié)構(gòu)如圖1和圖2所示。TCD1209D高速圖像傳感器最高驅(qū)動(dòng)頻率為20MHz，具有5V的脈沖電壓和12V工作電壓。單列包含2048個(gè)高靈敏度像元。當(dāng)有光源照射到CCD的光敏二極管上時(shí)，光電二極管中根據(jù)照射光的強(qiáng)弱進(jìn)行相應(yīng)的電荷累的存儲(chǔ)，經(jīng)過(guò)轉(zhuǎn)移柵將電荷轉(zhuǎn)移到CCD位移模擬寄存器中，最后通過(guò)外部驅(qū)動(dòng)分別將不同強(qiáng)弱的光所積聚的相應(yīng)電荷等比地轉(zhuǎn)換成電壓信號(hào)，經(jīng)放大和AD轉(zhuǎn)化最終產(chǎn)生表示圖像的電信號(hào)。TCD1209D線陣CCD傳感器特性：（1）像敏單元數(shù)目：2048像元；（2）像元單元大?。?4μm×14μm，中心距為14μm；（3）時(shí)鐘：二相（5V）；（4）光敏區(qū)域：采用高靈敏度和低電壓的暗信號(hào)PN光電二極管。

3 TCD1209D驅(qū)動(dòng)采集脈沖要求

3.1 TCD1209D驅(qū)動(dòng)時(shí)序分析

該CCD驅(qū)動(dòng)電路設(shè)計(jì)要實(shí)現(xiàn)需要在轉(zhuǎn)移信號(hào)（SH）、時(shí)鐘信號(hào)（φ1）、時(shí)鐘信號(hào)（φ2/φ2B）、復(fù)位信號(hào)（RS）、鉗信號(hào)（CP）這五路脈沖信號(hào)嚴(yán)格滿足要求下才能保障TCD1209D正常工作（見(jiàn)圖3）。OS作為輸出端在輸出有效像元電壓之前要先輸出13啞像元（D0-D12）和19個(gè)暗像元（D13-D31），見(jiàn)圖3。之后再輸出以S1到S2048作為由2048個(gè)光敏二極組成的TCD1209D的有效信號(hào)輸出，在其結(jié)束之后輸出端OS又會(huì)輸出7個(gè)啞像元和1個(gè)D39奇偶檢測(cè)信號(hào)。所以TCD1209D一個(gè)有效周期至少包含2088個(gè)Φ1的脈沖信號(hào)對(duì)其進(jìn)行驅(qū)動(dòng)，即2.088ms。又由于前端CCD感光器件采集到的光源信號(hào)轉(zhuǎn)化為電信號(hào)后，其電信號(hào)又要轉(zhuǎn)移到PC端作為圖像信號(hào)，期間要有一定的延時(shí)來(lái)保證信號(hào)傳輸?shù)姆€(wěn)定并迎接下一個(gè)周期的到來(lái)，所以在奇偶校驗(yàn)信后根據(jù)轉(zhuǎn)移所需時(shí)間繼續(xù)輸出若干個(gè)無(wú)效像元，這樣TCD1209D一個(gè)完整的工作周期結(jié)束。

TCD1209D中的RS和CP脈沖頻率最大值為20MHz，標(biāo)準(zhǔn)脈沖頻率為1MHz，綜合實(shí)際試驗(yàn)結(jié)果得出在其為9MHz的時(shí)候信號(hào)強(qiáng)度是最理想的，一旦超過(guò)10MHz信號(hào)失真情況嚴(yán)重，故采用9MHz當(dāng)作CCD的基礎(chǔ)時(shí)鐘信號(hào)。TCD1209D的脈沖信號(hào)為了讓CCD的輸出頻率盡可能高，達(dá)到高速掃描的目的，選用的FPGA的時(shí)鐘頻率高達(dá)100MHz，所以選取100MHz時(shí)鐘作為CCD的外部驅(qū)動(dòng)時(shí)鐘源，這樣通過(guò)5分頻即可得到20MHz的RS和CP信號(hào)時(shí)鐘，同樣作為AD9945的20MHz的信號(hào)源。也使得CCD的輸出頻率達(dá)到20MHz，并選擇AD9445進(jìn)行高速采樣和USB3.0進(jìn)行數(shù)據(jù)傳輸。由圖4可知Φ1的脈沖寬度為t1+t2+t3+t4+t5=2600ns，積分脈沖SH的寬度為t3=1500ns?？梢?jiàn)Φ1的脈沖信號(hào)的上升沿要比SH脈沖信號(hào)的上升沿提前t1+t2時(shí)間，且Φ1的脈沖信號(hào)的下降沿要比SH脈沖信號(hào)延遲t5+t4時(shí)間（t4=50ns，T5=200ns，見(jiàn)圖4）。原因是Φ1先上升預(yù)示著CCD中的模擬移位寄存器已經(jīng)準(zhǔn)備好接收光敏二極管采集到的光信號(hào)所形成的電荷。為了避免模擬移位寄存器中的電荷再次轉(zhuǎn)移到轉(zhuǎn)移柵中，將轉(zhuǎn)移柵和模擬以為寄存器機(jī)型隔離，Φ1脈沖信號(hào)較SH延時(shí)下降t4+t5時(shí)間。

3.2 CCD采樣硬件電路設(shè)計(jì)

采樣電路采用最高頻率為40MHz的AD9945作為TCD1209D的采樣芯片。因?yàn)镃CD的輸出頻率為20MHz，所以設(shè)定AD9945的工作頻率為20MHz與CCD信號(hào)達(dá)到同步并進(jìn)行相關(guān)的雙采樣，有效地防止了低頻噪音。在CCD輸出端加入低失真高速軌至軌輸出運(yùn)算放大器SN10501，確保CCD所輸出的電信號(hào)高質(zhì)量的傳輸?shù)紸D上進(jìn)行轉(zhuǎn)化，如圖5所示：

3.3 電源設(shè)計(jì)

FPAGD的供電方式有兩種，分別是通過(guò)USB接口供電或者是外部鏈接5V之流電源座供電，由于FPGA外部鏈接有CCD和AD，避免燒壞USB，此硬件電路采用直流電源座供電。除此之外，對(duì)于采樣驅(qū)動(dòng)電路需要提供的電壓分別為3.3V、5V和12V，所以對(duì)FPGA提供的5V電壓分別進(jìn)行5Vto12V的升壓和5Vto3.3V的降壓。為了保障電源穩(wěn)定供電，以FPGA上的5V電壓為基準(zhǔn)，選取相應(yīng)的升壓與降壓芯片來(lái)完成整個(gè)采樣與傳輸電路所需要的不同電壓，保證不同電壓的電源電路能夠穩(wěn)定工作（見(jiàn)圖6和圖7）。

3.4 USB3.0傳輸

傳輸電路的設(shè)計(jì)利用集成在FPGA（EP3c16f484c8n）上的USB3.0（CYUSB3014）芯片進(jìn)行對(duì)采樣數(shù)據(jù)進(jìn)行傳輸。USB3.0理論上的傳輸速度能夠高達(dá)5Gbps，實(shí)際傳輸速度也能夠達(dá)到450MB/s左右，這樣的傳輸速度完全可以滿足對(duì)CCD傳感器采集到的圖像數(shù)據(jù)進(jìn)行傳輸，USB3.0端和FPGA的信號(hào)傳輸過(guò)程如圖8所示。EZ-USB FX3擁有一個(gè)可以進(jìn)行完全配置的可編程并行串口GPIF II，靈活性高，能夠和隨意一種處理器無(wú)縫連接。以FPGA為核心，驅(qū)動(dòng)TCD1209D產(chǎn)生模擬量信號(hào)由AD9945轉(zhuǎn)換成數(shù)字信號(hào)后被FPGA采集到內(nèi)部緩存里，然后通過(guò)GPIF接口傳給USB3.0的控制器，最后傳輸?shù)絇C機(jī)上，構(gòu)成一個(gè)完整的采樣和傳輸系統(tǒng)（見(jiàn)圖9）。采集模塊CCD圖像傳感器進(jìn)行采集，輸出一幀完整的圖像數(shù)據(jù)信號(hào)，當(dāng)FPGA收到CCD有效圖像數(shù)據(jù)信號(hào)，之后將數(shù)據(jù)存儲(chǔ)到存儲(chǔ)模塊DDR2中。2片DDR2能夠穩(wěn)定達(dá)到200MHz的速率，這個(gè)數(shù)據(jù)過(guò)程包括數(shù)據(jù)要先傳輸?shù)紽PGA中，由FPGA中的FIFO先對(duì)數(shù)據(jù)進(jìn)行緩存之后DDR2再讀取FIFO中的數(shù)據(jù)，最后達(dá)到數(shù)據(jù)在DDR2中進(jìn)行存儲(chǔ)。數(shù)據(jù)輸出是FPGA讀取DDR2中的數(shù)據(jù)，進(jìn)入整個(gè)流程的輸出模塊，經(jīng)過(guò)USB3.0傳送到PC機(jī)上。

3.5 時(shí)序仿真

使用Altera公司的綜合性PLD/FPGA開(kāi)發(fā)軟件Quartus II內(nèi)置的仿真器對(duì)設(shè)計(jì)的TCD1209D的驅(qū)動(dòng)時(shí)序電路進(jìn)行時(shí)序仿真，結(jié)果如圖10所示：

4 結(jié)語(yǔ)

基于USB3.0的高速傳輸和FPGA的高集成度和編程靈活度，結(jié)合VHDL語(yǔ)言設(shè)計(jì)一款對(duì)高速CCD圖像采集傳輸?shù)尿?qū)動(dòng)電路。通過(guò)仿真和試驗(yàn)結(jié)果證明，本文設(shè)計(jì)的基于USB3.0高速傳輸和FPGA高靈活度可編程平臺(tái)結(jié)合VHDL語(yǔ)言的線陣TCD1209D的驅(qū)動(dòng)時(shí)序發(fā)生電路是可行的。由于FPGA的編程靈活度高，此設(shè)計(jì)對(duì)其他型號(hào)的CCD時(shí)序驅(qū)動(dòng)電路設(shè)計(jì)有一定的參考性，針對(duì)不同型號(hào)的CCD對(duì)FPGA中VHDL程序進(jìn)行修改，就能夠?qū)崿F(xiàn)對(duì)線陣CCD驅(qū)動(dòng)電路的設(shè)計(jì)。

參考文獻(xiàn)

[1]張海存，王巖，鮑龍祥.基于CPLD的CCD驅(qū)動(dòng)時(shí)序

的設(shè)計(jì)[J].航空精密制造技術(shù)，2012，（10）.

[2]張林，胡學(xué)友，李秀娟，徐曉為.基于CPLD的CCD

驅(qū)動(dòng)時(shí)序的設(shè)計(jì)[J].電測(cè)與儀器，2006，（8）.

[3]佟首峰，劉金國(guó)，阮錦.CCD視頻信號(hào)處理電路應(yīng)用

分析[J].激光與紅外，2000，（6）.

[4]顧一，葉煒，許煜.基于CPLD面陣CCD驅(qū)動(dòng)時(shí)序發(fā)

生器設(shè)計(jì)[J].光學(xué)儀器，2008，（12）.

[5]常丹華.基于CPLD技術(shù)的CCD驅(qū)動(dòng)時(shí)序產(chǎn)生方法

[J].儀表技術(shù)與傳感器，2001，（3）.

[6]常丹華，于洋.基于VHDL的CCD驅(qū)動(dòng)時(shí)序設(shè)計(jì)[J].

今日電子，2003，（10）.

[7]王錦毅.一種基于FPGA控制的新型CCD驅(qū)動(dòng)電路設(shè)

計(jì)[J].附件工程學(xué)院學(xué)報(bào)，2013，（2）.

[8]Hador R B，Bunechen P.Love and Rayleigh waves in

non-uniform media[J].Geophys J Int，1999，137（2）.

[9]于海鵬，劉一星，劉鎮(zhèn)波.應(yīng)用數(shù)字圖像處理技術(shù)實(shí)

現(xiàn)木材紋理特征檢測(cè)[J].計(jì)算機(jī)應(yīng)用研究，2007，

（4）.

作者簡(jiǎn)介：黨禎（1990-），男，吉林梅河口人，西南林業(yè)大學(xué)計(jì)算機(jī)與信息學(xué)院在讀碩士，研究方向：林業(yè)信息工程；榮劍（1973-），男，四川蓬溪人，西南林業(yè)大學(xué)計(jì)算機(jī)與信息學(xué)院副教授，碩士，研究方向：信息系統(tǒng)集成。

（責(zé)任編輯：黃銀芳）