高速連接器背鉆與疊層設(shè)計(jì)研究

陳婧

摘要：在高速連接器的應(yīng)用中，為避免過(guò)孔尾樁帶來(lái)的信號(hào)完整性問(wèn)題而采用背鉆的設(shè)計(jì)非常常見(jiàn)，但連接器的引腳長(zhǎng)度往往限制了背鉆的深度。如何在設(shè)計(jì)中既能保證信號(hào)完整性，又能合理地利用疊層降低成本，是實(shí)際設(shè)計(jì)中需要考慮的重要問(wèn)題。文章以實(shí)際疊層為例予以研究，借助仿真工具HFSS給出了可量化的設(shè)計(jì)規(guī)則。

關(guān)鍵詞：高速連接器；尾樁；背鉆；疊層；信號(hào)完整性 文獻(xiàn)標(biāo)識(shí)碼：A

中圖分類號(hào)：TM503 文章編號(hào)：1009-2374（2016）20-0012-03 DOI：10.13535/j.cnki.11-4406/n.2016.20.006

目前，在高速連接器的PCB的研究與設(shè)計(jì)中，為避免過(guò)孔尾樁帶來(lái)的信號(hào)完整性問(wèn)題而采用背鉆的設(shè)計(jì)非常常見(jiàn)，但連接器的引腳長(zhǎng)度往往限制了背鉆的深度，為了保證連接器的引腳能正常連接，過(guò)孔的長(zhǎng)度至少要滿足最小保留深度的要求，它會(huì)直接影響到信號(hào)層設(shè)計(jì)和實(shí)際的尾樁長(zhǎng)度。如何在設(shè)計(jì)中保證信號(hào)完整性的基礎(chǔ)上又能合理地利用疊層降低成本，是實(shí)際設(shè)計(jì)中需要考慮的重要問(wèn)題。本文針對(duì)這一問(wèn)題，以一個(gè)實(shí)際疊層為例予以研究，借助仿真工具HFSS給出了可量化的設(shè)計(jì)規(guī)則，這種研究具有理論意義和實(shí)際價(jià)值。

1 研究背景介紹

隨著高帶寬、大容量客戶需求的日益激增，串行接口的速率也在不斷上升，發(fā)展到現(xiàn)在已經(jīng)達(dá)到了10Gbps、25Gbps甚至更高的速率。在機(jī)架式產(chǎn)品應(yīng)用中，高速連接器是跨板級(jí)的信號(hào)連接所必不可少的中介物質(zhì)，它的好處是給產(chǎn)品形式帶來(lái)了更多樣化的選擇，也可以設(shè)計(jì)出更加復(fù)雜的產(chǎn)品架構(gòu)。但由于在整個(gè)通道中引入了連接器這個(gè)阻抗不連續(xù)的環(huán)節(jié)，隨之而來(lái)的信號(hào)完整性問(wèn)題也就成了PCB設(shè)計(jì)者們?cè)谠O(shè)計(jì)之初需要關(guān)注的一個(gè)重要部分。

2 連接器對(duì)信號(hào)完整性的影響

隨著數(shù)字系統(tǒng)處理速度的越來(lái)越快，連接器的PCB設(shè)計(jì)也開(kāi)始變得越來(lái)越困難。從信號(hào)完整性的角度考慮，如何減小高速連接器對(duì)串行信號(hào)的影響，是PCB設(shè)計(jì)的一個(gè)關(guān)鍵點(diǎn)。常見(jiàn)的高速連接器為壓接引腳，在安裝后引腳處的剖面示意圖如圖1所示：

對(duì)于這樣一個(gè)壓接孔來(lái)說(shuō)，同樣會(huì)存在普通過(guò)孔所遇到的問(wèn)題，那就是過(guò)孔本身所帶來(lái)的寄生電容和寄生電感。過(guò)孔的寄生電容會(huì)減緩信號(hào)的邊沿變化率，減慢傳播速度，而過(guò)孔的寄生電感則會(huì)給系統(tǒng)疊加上串聯(lián)電感，從而降低電源旁路電容的有效性。寄生電容和寄生電感可以用下式計(jì)算：

高速連接器壓接孔的孔徑受限于連接器的器件本身，所以在孔徑和焊盤(pán)尺寸上沒(méi)有太多的可設(shè)計(jì)之處。最為常規(guī)的連接器過(guò)孔的PCB設(shè)計(jì)，除了增加過(guò)孔的反焊盤(pán)設(shè)計(jì)以外，最重要的就是對(duì)過(guò)孔做背鉆設(shè)計(jì)。圖1中的SIG為高速串行接口的走線層?？梢钥闯?，高速連接器的引腳過(guò)孔在SIG層以下的無(wú)用部分就會(huì)形成尾樁效應(yīng)，這部分過(guò)孔尾樁會(huì)對(duì)信號(hào)的損耗產(chǎn)生影響。所以在通常的設(shè)計(jì)中，我們會(huì)在制板過(guò)程中對(duì)這類過(guò)孔做背鉆，以最大程度上減小尾樁對(duì)高速信號(hào)帶來(lái)的影響。

從信號(hào)完整性角度考慮，高速連接器通常都設(shè)計(jì)為壓接腳，為了保證壓接引腳跟PCB的通孔可以有一個(gè)良好的接觸，通常連接器廠家都會(huì)提供一個(gè)最小保留深度的要求，即圖2中的尺寸h。

常用的高速連接器，最小保留深度的尺寸要求基本都是在1.0～1.1mm之間。大多數(shù)情況下，高速串行接口在安排走線層面時(shí)，會(huì)盡量?jī)?yōu)選靠下的信號(hào)層面：一則可以保證最小保留深度達(dá)到要求；二則可以盡量減小這個(gè)壓接孔的尾樁長(zhǎng)度。但是，在高密度和高帶寬的產(chǎn)品發(fā)展趨勢(shì)下，勢(shì)必會(huì)出現(xiàn)高速串行接口需要占用多個(gè)信號(hào)層的情況。如果在疊層設(shè)計(jì)中，一味地追求這些信號(hào)層安排在靠下的層面，也就意味著要浪費(fèi)掉很多靠上的信號(hào)層，這對(duì)于多層板的疊層設(shè)計(jì)來(lái)說(shuō)，是非常不利于成本核算的，并且過(guò)多的層面也會(huì)增加印制板的制作難度。而若將高速接口安排在靠上的層面，則會(huì)出現(xiàn)連接器的最小保留深度與過(guò)孔尾樁長(zhǎng)度二者無(wú)法同時(shí)滿足的問(wèn)題，如果滿足了尾樁長(zhǎng)度，則最小保留深度無(wú)法滿足，實(shí)際的信號(hào)會(huì)出現(xiàn)斷路的風(fēng)險(xiǎn)；如果滿足了最小保留深度，該壓接孔的尾樁就無(wú)法設(shè)計(jì)到最小，對(duì)信號(hào)質(zhì)量又會(huì)產(chǎn)生影響。

所以在實(shí)際的產(chǎn)品開(kāi)發(fā)中，我們就需要借助仿真工具明確具體的層面設(shè)計(jì)規(guī)則，從而達(dá)到信號(hào)質(zhì)量與成本的雙贏。

3 仿真分析

以一個(gè)18層3mm的PCB為例，疊層如圖3，其中L3、L5、L7、L12、L14和L16為內(nèi)層信號(hào)層：

從圖3的疊層可以推測(cè)出，若高速接口走線安排在L3、L5和L7，則都有可能會(huì)落在高速連接器的最小保留深度1.0mm范圍內(nèi)。按照壓接孔最小保留深度1.0mm計(jì)算，這三個(gè)走線層所對(duì)應(yīng)的實(shí)際尾樁長(zhǎng)度將會(huì)達(dá)到7.41mil、19.95mil和29.97mil。為了建模方便，將這三個(gè)尾樁長(zhǎng)度取整，分別按照10mil、20mil和30mil來(lái)建模，利用HFSS軟件搭建的3D模型如圖4，圖中差分過(guò)孔的孔徑為0.36mm，焊盤(pán)大小為0.66mm，過(guò)孔中心距為1.2mm，差分過(guò)孔的反焊盤(pán)設(shè)計(jì)為55×110mil的矩形。

對(duì)應(yīng)三種尾樁長(zhǎng)度建了三種3D模型，三種模型的尾樁長(zhǎng)度分別為10mil、20mil和30mil，分別對(duì)應(yīng)三種模型仿真對(duì)比了它們的阻抗曲線以及插損和回?fù)p曲線。

三種模型仿真得到的TDR阻抗曲線如圖5、圖6、圖7所示，這三張圖片可以很直觀地看出在差分過(guò)孔位置的差分阻抗有很大的波動(dòng)：

從圖7的阻抗曲線看，尾樁長(zhǎng)度為30mil時(shí)，差分阻抗因過(guò)孔尾樁引起的阻抗不匹配最為明顯，而20mil與10mil的尾樁長(zhǎng)度差異就極小了，尾樁越長(zhǎng)阻抗不匹配引起的反射越明顯，這也與前面的理論分析比較吻合。但是總的來(lái)看，差分阻抗單純因尾樁長(zhǎng)短而引起的差異相比還是比較小的，尾樁帶來(lái)的阻抗偏差在±1Ω之間，屬于可以接受的范圍。

三種模型的插損和回?fù)p曲線圖如圖8、圖9、圖10所示：

從三幅曲線圖看，10mil尾樁長(zhǎng)度下的仿真結(jié)果最好，30mil尾樁最差。但是在20HzG以內(nèi)，三者的插損和回?fù)p差異都不算太大，并且插損值都比較接近0dB。因此通過(guò)以上仿真分析，可以針對(duì)該例疊層得出如下結(jié)論：（1）在20GHz以內(nèi)，雖然尾樁控制在10mil對(duì)信號(hào)完整性最優(yōu)，但單從連接器過(guò)孔的尾樁上看，尾樁長(zhǎng)度加大到30mil對(duì)信號(hào)的影響還是屬于可以接受的范圍，也就是說(shuō)可以將高速接口安排在L3、L5、L7層走線；（2）20GHz以上的應(yīng)用場(chǎng)合，尾樁長(zhǎng)度30mil就不可接受了。即高速接口不宜設(shè)計(jì)在L3層，是否可以設(shè)計(jì)在L5層還需要看具體的接口速率，L7層由于尾樁長(zhǎng)度可以滿足要求，因此是可以設(shè)計(jì)高速走線的。

以上結(jié)論的前提是過(guò)孔設(shè)計(jì)和反焊盤(pán)設(shè)計(jì)與仿真模型一致，若實(shí)際設(shè)計(jì)中連接器的封裝尺寸和具體的疊層有所變化，則還需要借助HFSS進(jìn)行模型修改和確認(rèn)，仿真方式與該例類似。

4 結(jié)語(yǔ)

對(duì)于高速連接器的背鉆設(shè)計(jì)，本文通過(guò)這個(gè)仿真實(shí)例說(shuō)明了通過(guò)仿真對(duì)比可以得出一個(gè)明確可量化的設(shè)計(jì)規(guī)則。在實(shí)際的PCB設(shè)計(jì)中，不同的信號(hào)速率對(duì)應(yīng)的尾樁長(zhǎng)度容許值是不同的。借助仿真工具可以在疊層設(shè)計(jì)之初和信號(hào)層面安排時(shí)就預(yù)先考慮到背鉆與連接器最小保留深度的設(shè)計(jì)問(wèn)題，在容許范圍內(nèi)盡可能多地節(jié)省信號(hào)層面，才是成本與信號(hào)質(zhì)量權(quán)衡的最佳結(jié)果。

參考文獻(xiàn)

[1] Howard Johnson.High-Speed Digital Design[M].北京：電子工業(yè)出版社，2004.

[2] Eric Bogatin.Signal Integrity：Simplified[M].北京：電子工業(yè)出版社，2012.