一種憶阻掃描觸發(fā)器設(shè)計

陳傳東， 魏榕山， 陳群超， 王仁平

(福州大學(xué)物理與信息工程學(xué)院， 福建 福州　350116)

?

一種憶阻掃描觸發(fā)器設(shè)計

陳傳東， 魏榕山， 陳群超， 王仁平

(福州大學(xué)物理與信息工程學(xué)院， 福建 福州350116)

摘要：在低功耗集成電路設(shè)計領(lǐng)域， 存在的主要問題之一是缺少可支持?jǐn)嚯娔Ｊ降臉?biāo)準(zhǔn)觸發(fā)器. 基于惠普公司的憶阻器模型， 提出一種可支持?jǐn)嚯娔Ｊ降倪x擇掃描觸發(fā)器電路， 數(shù)據(jù)可以從主從觸發(fā)器中被傳輸存儲到憶阻器中， 在觸發(fā)器被斷電期間， 憶阻器一直保持該數(shù)據(jù). 當(dāng)掃描觸發(fā)器處于喚醒時刻， 憶阻器所保持的數(shù)據(jù)可以被控制回傳到主從觸發(fā)器中. 采用惠普公司提供的憶阻器模擬電路仿真模型進行仿真驗證， 仿真數(shù)據(jù)及波形表明， 該電路可以滿足集成電路的低功耗掃描測試需求.

關(guān)鍵詞：掃描觸發(fā)器； 掃描鏈； 憶阻器； 低功耗； 仿真

0引言

電阻、 電容及電感是電路的三大基本器件， 1971年， Prof Leon Chua從理論上預(yù)測了第四種基本器件， 并被命名為憶阻器[1]. 惠普公司將兩層納米級的二氧化鈦薄膜夾在兩個鉑片內(nèi)， 其中一層摻雜有氧空位， 相當(dāng)于半導(dǎo)體， 另外一層沒有摻雜有氧空位， 相當(dāng)于絕緣體， 于2008年宣布成功制造出納米級憶阻器[2]， 并通過實驗證明該器件具有記憶功能. 根據(jù)憶阻器特性， 在非易失性存儲器、 大規(guī)模集成電路、 人工神經(jīng)網(wǎng)絡(luò)[3]、 模式識別及圖像處理[4]等方面有著巨大的應(yīng)用價值[5]， 納米級尺寸憶阻器的實現(xiàn)可能是摩爾定律可以被延續(xù)的關(guān)鍵技術(shù)之一[6].

為方便計算機仿真， 針對惠普公司的憶阻器， 文[7]提出一種基于SPICE的仿真模型. 文[8]提出一種內(nèi)嵌憶阻器的觸發(fā)器設(shè)計， 該觸發(fā)器可以支持?jǐn)嚯娔Ｊ? 在數(shù)字集成電路可測性設(shè)計中， 掃描觸發(fā)器是構(gòu)成掃描鏈關(guān)鍵單元， 所有的測試向量都經(jīng)過移位輸入到這些觸發(fā)器， 作為觀測節(jié)點. 文[9]指明， 在某些工作環(huán)境下， 部分芯片處于測試工作模式下的功耗可能會比處于正常工作模式下的芯片功耗高數(shù)倍， 有可能會損壞芯片或測試設(shè)備， 所以對數(shù)字集成電路低功耗掃描測試方法展開研究很有意義.

在低功耗掃描鏈電路設(shè)計方面， 如圖1所示， 文[10]提出一種帶保持模式的掃描觸發(fā)器設(shè)計， 掃描觸發(fā)器的輸出數(shù)據(jù)， 通過控制信號MODEJ， 被反饋回輸入端， 但是該掃描觸發(fā)器不能支持?jǐn)嚯姽ぷ髂Ｊ? 本研究在文[8， 10]基礎(chǔ)上， 根據(jù)低功耗掃描測試要求， 提出一種基于憶阻器的可以支持?jǐn)嚯姽ぷ髂Ｊ降倪x擇掃描觸發(fā)器電路. 該掃描觸發(fā)器結(jié)構(gòu)框圖如圖2所示， 在整個觸發(fā)器被斷電之前， 通過存儲控制模塊， 把主從觸發(fā)器中保持的數(shù)據(jù)存儲到憶阻器中. 當(dāng)觸發(fā)器被重新上電， 憶阻器所保存的數(shù)據(jù)可以通過反饋控制電路反饋回主從觸發(fā)器中.

1惠普憶阻器SPICE模型

惠普憶阻器的結(jié)構(gòu)如圖3所示， 在兩層鉑片之間夾著兩層納米級的二氧化鈦薄膜[11]， 其中一層摻雜有氧空位， 另一層沒有摻雜有氧空位， 有摻雜的相當(dāng)于半導(dǎo)體， 沒有摻雜的相當(dāng)于絕緣體. 當(dāng)在該器件兩端試駕電壓或電流的時候， 摻雜層與非摻雜層的厚度或發(fā)生相應(yīng)的調(diào)節(jié)， 從而自動改變憶阻器的阻值.

憶阻器總的阻值為摻雜區(qū)域與非摻雜區(qū)域阻值總和， 可以用下列公式表示：

(1)

(2)

其中：w(t)表示摻雜區(qū)域?qū)挾入S時間的變化；D表示摻雜區(qū)域和非摻雜區(qū)域的總長度；ROFF表示摻雜區(qū)域為0時刻的憶阻器阻值；RON表示非摻雜區(qū)域為0時刻的憶阻器阻值；w(t)值隨著外加電壓或電流自動在0和D之間變化， 用下列公式表示：

(3)

(4)

(5)

其中：μv表示摻雜物平均遷移率；f(x)為參考文獻[12]所提的窗口函數(shù).

2選擇掃描觸發(fā)器電路設(shè)計

基于上文所介紹的憶阻器SPICE模型， 所設(shè)計的選擇掃描觸發(fā)器電路框圖如圖4所示， 其中，X1表示憶阻器， 其參數(shù)為RON=1 kΩ,ROFF=100 kΩ,RINIT=80 kΩ. CLK和CLK2表示時鐘信號，Q和QB表示輸出信號. 整個電路由二選一選擇器、 主從觸發(fā)器、 存儲控制模塊和回傳控制模塊組成. SE、 SI 及DIN 構(gòu)成選擇器的輸入輸出端， SE 信號用來切換掃描測試數(shù)據(jù)和正常邏輯數(shù)據(jù)， 即當(dāng)SE=1(scan_enable=1) 時， DIN 通過選擇器輸入到內(nèi)部的主從觸發(fā)器； 當(dāng)SE=0 時， SI信號將被輸入到內(nèi)部的主從觸發(fā)器中.M1、M2、M3、M4、M5、M6、M7及M8構(gòu)成主從觸發(fā)器的四個傳輸門， 配合上U4、U5、U6及U7構(gòu)成完整的主從觸發(fā)器[13].

憶阻器存儲控制電路由M9、M10、M15、M16、U16及U17單元組成，MIN是控制信號. 當(dāng)MIN為高電平時， 主從觸發(fā)器所保持的數(shù)據(jù)被傳輸?shù)綉涀杵髦斜４? 如果要控制主從觸發(fā)器中所保持的0值被存儲到憶阻器中， 則Q=0、 QB=1及MIN=1，M9和M10導(dǎo)通，U17的輸出端為低電平，M16不導(dǎo)通，U16的輸出端為高電平，M15導(dǎo)通. 存儲路徑的起點從QB開始， 經(jīng)過M10、X1(憶阻器)和M15， 并最后接地. 如果要控制主從觸發(fā)器中的數(shù)據(jù)1被存儲到憶阻器中， 那么Q=1、 QB=0及MIN=1，M9和M10被導(dǎo)通，U17的輸出端為高電平，M16導(dǎo)通，U16的輸出端為低電平，M15不導(dǎo)通， 信號傳輸路徑從Q開始， 經(jīng)過M9、X1及M16， 并最后接地.

M13、M14、MOUT及MOUT2構(gòu)成傳輸門TG5， 回傳控制電路由M11、M12、 TG5、X1、I2及U10組成，MOUT和MOUT2是回傳控制信號. 當(dāng)MOUT為高電平時， 回傳電路把被保存在憶阻器中的信號值回傳到主從觸發(fā)器中; 當(dāng)MOUT為低電平時， 回傳電路模塊不導(dǎo)通. 憶阻器的存儲值的邏輯狀態(tài)通過憶阻器的電阻值來體現(xiàn)， 假設(shè)憶阻器中保持著高電平1， 當(dāng)MOUT為高電平時，M11、M12及TG5導(dǎo)通， 小電流從I2中流出， 經(jīng)過M12、 憶阻器X1、M11, 最后到達(dá)地端， 憶阻器中的高電平通過M12和TG5回傳到主從觸發(fā)器中. 當(dāng)憶阻器中保持的值為0，MOUT為高電平時，M11、M12、 和TG5被導(dǎo)通， 憶阻器中的低電平通過M12和TG5被回傳到主從觸發(fā)器中.

3實驗及分析

實驗采用SPICE仿真形式， 憶阻器采用惠普憶阻器模型. 施加頻率為1Hz幅值為1.5 V的正弦信號的仿真波形如圖5(a)所示； 圖5(b)為添加正弦電壓下流過一組器的電流波形； 圖5(c)所示為憶阻器典型的電壓電流特性曲線， 電阻值隨著電壓和電流的變化在ROFF和RON之間動態(tài)調(diào)整， 憶阻器電阻值的變化波形如圖5(d)所示. 上述所有波形與文[2]所發(fā)表的數(shù)據(jù)一致.

所設(shè)計的憶阻選擇掃描觸發(fā)器電路仿真波形如圖6所示. CLK是時鐘信號， DIN為芯片中的邏輯信號， SI為掃描測試輸入信號. SE信號為芯片正常工作模式和測試工作模式的切換信號， SE=1時憶阻掃描觸發(fā)器處于測試模式， 測試向量通過SI端口移位輸入到觸發(fā)器內(nèi). 若SE=0， 掃描觸發(fā)器處于正常工作模式， 芯片內(nèi)部的邏輯信號通過DIN端口輸入到內(nèi)部觸發(fā)器中. MEM_IN是憶阻掃描觸發(fā)器的存儲模塊控制信號，Q表示主從觸發(fā)器的取值.RMEM代表當(dāng)前憶阻器的阻值， 當(dāng)憶阻器的阻值為最大值ROFF時， 憶阻器表示邏輯1狀態(tài); 當(dāng)憶阻器取值為較小的RON時， 憶阻器表示邏輯0狀態(tài). 當(dāng)MEM_IN為高電平， MEM_OUT為低電平時，Q2值被存儲到憶阻器中， 如果Q2值為1， 則憶阻器阻值變?yōu)樽畲笾礡OFF; 如果Q2值為0， 則憶阻器阻值變?yōu)樽畲笾礡ON. MEM_OUT 是回傳電路模塊的控制信號， 當(dāng)MEM_OUT為高電平， MEM_IN 為低電平時， 憶阻器中所存儲的邏輯值Q2被回傳到主從觸發(fā)器中. 在憶阻器保持?jǐn)?shù)據(jù)期間， 整個憶阻器掃描觸發(fā)器可以被開路.

文[10]提出一種基于低功耗掃描鏈分區(qū)測試電路設(shè)計， 使用MODE_k信號控制， 所有掃描鏈被分割為k組， 通過這種設(shè)計可以降低掃描測試功耗， 但是該設(shè)計方案不能支持?jǐn)嚯娔Ｊ? 基于本研究所提出的憶阻掃描觸發(fā)器電路， 支持掃描鏈分組及斷電工作模式的掃描測試設(shè)計如圖7所示. MODE_k為掃描測試向量通路選擇信號； 在主從觸發(fā)器中的數(shù)據(jù)被傳輸保存到憶阻器中后， 通過控制信號Power_off_k可以把整個憶阻掃描觸發(fā)器電源斷路， 斷電期間所需數(shù)據(jù)直接保持在憶阻器中， 從而在斷電期間與憶阻器觸發(fā)器所連接的組合邏輯電路不會發(fā)生邏輯翻轉(zhuǎn)， 實現(xiàn)低功耗設(shè)計； 當(dāng)電路處于喚醒時刻， 控制信號MEM_OUT為高電平， 憶阻器中所保存的數(shù)據(jù)可以及時地被回傳給主從觸發(fā)器.

4結(jié)語

根據(jù)惠普公司宣布的納米級憶阻器參數(shù)， 實現(xiàn)該憶阻器的SPICE仿真模型， 提出一種支持?jǐn)嚯姽ぷ髂Ｊ降膽涀杵鬟x擇掃描觸發(fā)器電路. 該電路的控制模塊可以在斷電之前把傳統(tǒng)主從觸發(fā)器中的邏輯值保存到憶阻器中， 在整個觸發(fā)器被喚醒時刻， 通過回傳模塊可以把憶阻器中的邏輯值反饋回主從觸發(fā)器中. 基于該憶阻器邏輯觸發(fā)器電路， 提出一種支持?jǐn)嚯姽ぷ髂Ｊ降膾呙桄湻謪^(qū)設(shè)計. 所提電路全部在SPICE環(huán)境下仿真驗證， 仿真數(shù)據(jù)及波形表明， 所提設(shè)計滿足集成電路低功耗掃描測試要求.

參考文獻：

[1]Chua L O. Memristor-The missing circuit element[J]. IEEE Transactions on Circuit Theory, 1971, 18(5): 507-519.

[2]STRUKOV D B, SNIDER G S, STEWART D R,etal. The missing memristor found.[J]. Nature, 2008, 453(7 191): 80-83. doi: 10.1038/nature06932.

[3]毛凱, 時寶, 王勇軍. 一類具有時變時滯和無窮分布時滯的神經(jīng)網(wǎng)絡(luò)全局指數(shù)穩(wěn)定性分析[J]. 福州大學(xué)學(xué)報(自然科學(xué)版), 2014, 42(3): 360-366.

[4]林培杰, 戴智堅, 程樹英, 等. 一種太陽能供電的無線圖像傳輸與處理系統(tǒng)[J]. 福州大學(xué)學(xué)報(自然科學(xué)版), 2014, 42(3): 411-417.

[5]胡小方, 段書凱, 王麗丹, 等. 憶阻器交叉陣列及在圖像處理中的應(yīng)用[J]. 中國科學(xué)(信息科學(xué)), 2011, 41(4): 500-512.

[6]段書凱, 胡小方, 王麗丹, 等. 憶阻器阻變隨機存取存儲器及其在信息存儲中的應(yīng)用[J]. 中國科學(xué): 信息科學(xué), 2012,(6): 754-769.

[7]BIOLEK Z, BIOLEK D, BIOLKOVAV. SPICE model of memristor with nonlinear dopant drift[J]. Radioengineering, 2009(2): 210-214.

[8]JUNG C M, JO K H, LEE E S,etal. Zero-sleep-leakage flip-flop circuit with conditional-storing memristor retention latch[J]. IEEE Transactions on Nanotechnology, 2012, 11(2): 360-366.

[9]LI J, XU Q, HU Y,etal. X-filling for simultaneous shift and capture-power reduction in at-speed scan-based testing[J]. IEEE Transactions on Very Large Scale Integration Systems, 2010, 18(7): 1 081-1 092.

[10]ARVANITI E, TSIATOUHAS Y. Low power scan by partitioning and scan hold[C]//Design and diagnostics of electronic circuits & systems (DDECS), 15th International symposium on IEEE. [S.l.]:[s.n.], 2012: 262-265.

[11]陳金伙, 李文劍, 程樹英. OTFT開關(guān)比對有源層厚度、 雜質(zhì)濃度間制約關(guān)系的影響研究[J]. 貴州大學(xué)學(xué)報(自然科學(xué)版), 2012, 29(4): 71-76.

[12]JOGLEKAR Y N, WOLF S J. The elusive memristor: properties of basic electrical circuits[J]. European Journal of Physics, 2008, 30(4): 661-675.

[13]STOJANOVIC V, OKLOBDZIJA V G. Comparative analysis of master-slave latches and flip-flops for high-performance and low-power systems[J]. IEEE Journal of Solid-State Circuits , 1999, 34(4): 536-548.

(責(zé)任編輯： 沈蕓)

Design of scan flip-flop based on memristor

CHEN Chuandong, WEI Rongshan, CHEN Qunchao, WANG Renping

(College of Physics and Information Engineering, Fuzhou University, Fuzhou, Fujian 350116, China)

Abstract:One major challenge when designing low-power CMOS integrated circuit is the lack of standard flip-flop which can support power-off mode. In this paper, we study the characteristics of memristor, a multiplexed flip-flop model based on memristor is proposed which can support power-off mode for scan testing. Data in the master-slave flip-flop can be stored into the memristor, the memristor hold the data during the time of total memristive multiplexed flip-flop is cut off from the power line. At the wake up time, data in the memristor can be recalled back to the master-slave flip-flop. Signal waveforms of the simulation results show that the presented memristive multiplexed flip-flop meet the requirements for low-power scan testing.

Keywords:multiplexed flip-flop; scan testing; memristor; low-power; simulation

中圖分類號：TN431.2

文獻標(biāo)識碼：A

基金項目：國家自然科學(xué)基金資助項目(61404030)

通訊作者:陳傳東(1982-)， 講師， 主要從事IC設(shè)計、 IC測試及SOC設(shè)計等研究， cdchen@fzu.edu.cn

收稿日期:2015-05-18

文章編號：1000-2243(2016)02-0207-06

DOI:10.7631/issn.1000-2243.2016.02.