微電流條件下的開關(guān)電流鏡失配補(bǔ)償及其在CAB中的應(yīng)用*

郭杰榮，何怡剛，劉長青,2

(1. 合肥工業(yè)大學(xué) 電氣與自動化工程學(xué)院，安徽 合肥　230009；2. 湖南文理學(xué)院 光電信息集成與光學(xué)制造技術(shù)省級重點(diǎn)實(shí)驗室，湖南 常德　415000)

?

微電流條件下的開關(guān)電流鏡失配補(bǔ)償及其在CAB中的應(yīng)用*

郭杰榮1,2?，何怡剛1，劉長青1,2

(1. 合肥工業(yè)大學(xué) 電氣與自動化工程學(xué)院，安徽 合肥230009；2. 湖南文理學(xué)院 光電信息集成與光學(xué)制造技術(shù)省級重點(diǎn)實(shí)驗室，湖南 常德415000)

摘要：提出了一個高精確、可工作在非常微弱電流的開關(guān)電流鏡電路，采用一種可以自動調(diào)整鏡像MOS管柵源電壓的方法進(jìn)行失配補(bǔ)償，可實(shí)現(xiàn)因物理參數(shù)失配造成輸出誤差的補(bǔ)償.根據(jù)可重構(gòu)模擬單元CAB的設(shè)計需要，提出了雙相位多輸出電流鏡及其失配補(bǔ)償電路，討論了工作時序與可編程開關(guān)的一體化設(shè)計.所提出的設(shè)計對于20%的失配只產(chǎn)生小于1%的誤差，電流范圍1 nA～1 μA.該電路可以使用CMOS單晶工藝實(shí)現(xiàn).給出的仿真結(jié)果驗證了理論設(shè)計.

關(guān)鍵詞：電流鏡；電流控制；CMOS電流; 可重構(gòu)模擬單元; 可編程開關(guān)網(wǎng)絡(luò)

開關(guān)電流(Switched Current SI)電路由存儲單元、不同工作相位控制開關(guān)以及電流鏡電路構(gòu)成，實(shí)現(xiàn)對電流信號的處理，具有較強(qiáng)的低功耗工作潛力，兼容標(biāo)準(zhǔn)數(shù)字CMOS工藝.理論上，SI技術(shù)有著種種優(yōu)勢以取代開關(guān)電容技術(shù).然而，在現(xiàn)實(shí)應(yīng)用中，由于CMOS電流鏡的幾何、跨導(dǎo)等失配特性使得SI電路在精度、速度和線性等方面受到限制，必須采用各種補(bǔ)償電路以及更有效的電路設(shè)計方法[1].目前廣泛研究與應(yīng)用的SI技術(shù)都是以第二代SI(S2I)電流鏡電路為基本模塊的[2-6].然而.改進(jìn)后的結(jié)構(gòu)其存儲的精度對在存儲節(jié)點(diǎn)注入電荷非常敏感，因此電荷注入限制了這種電路的實(shí)用性.另外，采用浮柵技術(shù)補(bǔ)償失配參數(shù)的方法也有報道， 如采用低功耗class AB 柵極接地存儲電路來構(gòu)成CAB[7-9]，用柵極接地技術(shù)減少輸入輸出跨導(dǎo)比誤差.但這樣的補(bǔ)償電路的實(shí)現(xiàn)需要雙聚工藝.Chris Taillefer 提出柵源電壓補(bǔ)償方法[10]，只針對基本電流鏡結(jié)構(gòu)，對于多相位開關(guān)電流結(jié)構(gòu)未作討論.此外，當(dāng)通過晶體對管的電流減小時，失配的效果會變得更加明顯.如果一個電流鏡的晶體管是在弱反模式下，失配可能會導(dǎo)致電流鏡故障[11-12].因此，如果一個電流鏡需要采用弱電流驅(qū)動工作，如傳感器或低功耗操作，就必須在電路中采用補(bǔ)償方法消除或減小失配效應(yīng).本文提出的SI電流鏡電路可以有效地補(bǔ)償晶體管的參數(shù)失配.該電路在幾何不匹配達(dá)到20%的情況下，鏡像輸出電流誤差小于1%，且可工作在一系列非常微弱的電流條件下.

1SI電路原理及失配

SI技術(shù)的基本組成部分是鏡像電流源電路，是設(shè)計SI電路必不可少的模塊，其結(jié)構(gòu)如圖1所示[13].對于M0而言，相位φ1期間，S1和S2接通，S3斷開，VDS0=VGS0，因此M0工作在飽和區(qū)，隨著M1柵源電容Cgs的電荷增加，VGS1增加.在時鐘φ2期間，S1和S2斷開， S3閉合，此時柵源電容Cgs上維持VGS值，從而使M1維持輸出，在VDS1≥VGS-VT1時，MOS晶體管飽和區(qū)電流為：

(1)

式中：W和L分別為MOS管的寬和長；λ為寄生電容因注入電荷在柵源及柵極引起的電壓變化比值；μ0為溝道遷移率；Cox為單位面積的柵氧化層電容.由于M0和M1管采用同一工藝在同一芯片上制成，因此其物理參數(shù)保持一致，當(dāng)VDS0=VDS1時，由(1)式得：

(2)

(a) SI電流鏡電路

(b) 時鐘波形

因此，式(2)給出的電流傳輸比實(shí)際上等于輸出器件與輸入器件的寬長比，可由電路設(shè)計者精確控制.當(dāng)輸入電流不為0時，即

Iin=I1+I2+I3+…

(3)

由式(2)可得：

(4)

由式(3)(4)可得：

(5)

因此，SI電流鏡運(yùn)行的準(zhǔn)確性高度依賴于晶體對管的匹配程度.然而，因硅材料的非均勻物理參數(shù)導(dǎo)致的晶體管不匹配是不可避免的，產(chǎn)生的電參數(shù)的變化，往往是很弱的弱相關(guān).兩個相同設(shè)計的晶體管由于物理參數(shù)的變化，如氧化層厚度和摻雜濃度，可能產(chǎn)生20%～30%的特征失配.

2補(bǔ)償電路原理

具有兩個相同的設(shè)計的晶體管組成的基本電流鏡，其輸出電流可能會與輸入電流存在差異.這種差異主要是由兩個晶體管的參數(shù)失配造成的兩個晶體管跨導(dǎo)出現(xiàn)差異.因此，這兩個晶體管的工作點(diǎn)Q1和Q2是不一樣的，如圖2(a)所示.兩個晶體管的工作點(diǎn)都是使用柵源電壓Vgs建立的[9].

(a)兩個失配晶體管id-Vsg特性曲線

(b) 補(bǔ)償電路原理

3CBA存儲電路

3.1雙相位自動補(bǔ)償電流鏡

應(yīng)用上述原理，我們提出了一個完整的晶體管失配自動補(bǔ)償開關(guān)電流鏡，如圖3所示.為結(jié)合可重構(gòu)模擬單元(CBA)設(shè)計考慮[14-15]，電路采用雙相位運(yùn)行，采用兩個電流鏡模塊以實(shí)現(xiàn)雙向補(bǔ)償.第一相位期間，以基準(zhǔn)電流Iref為參考建立ΔVn和ΔVp，補(bǔ)償M2與M3之間的失配.如圖3(a)所示，隨著開關(guān)S0, S1,和S3接通和S2斷開，晶體管M1—M7構(gòu)成一個負(fù)反饋回路，M3鏡像電流iS3最開始與輸入Iref不同，但當(dāng)負(fù)反饋回路達(dá)到平衡時iM=Iref，當(dāng)ΔVn和ΔVp穩(wěn)定后，開關(guān)S0和S3斷開.

第二相位期間，輸入電流iin替換直流電源Iref，開關(guān)S2接通輸出電流iout，如圖3(b)所示.此時的輸出電流與輸入電流一致.晶體管M4以及偏置電壓Vb為M3提供穩(wěn)定的漏極電壓，因此使電流鏡獲得最大的輸出阻抗，提高了帶負(fù)載能力.

MOS開關(guān)S0和S3產(chǎn)生的注入電荷可能會改變M1和M7的柵極電壓，但是，由于這些晶體管漏源電壓對很小的柵極電壓變化并不敏感，因此注入電荷的影響不明顯.

3.2雙相位多輸出自動補(bǔ)償電流鏡

開關(guān)電流型FPAA 主要由CAB 和內(nèi)部互連網(wǎng)絡(luò)組成，在CAB 中引入電流分割器和MOS晶體管陣列作為可編程電流縮放單元，以實(shí)現(xiàn)多種電路功能重構(gòu)和性能參數(shù)可調(diào)[16].為實(shí)現(xiàn)可編程輸出級電路，需要一個電流源的多個鏡像實(shí)現(xiàn).在圖3電路的基礎(chǔ)上，可以實(shí)現(xiàn)的多個相同輸出鏡像電流的方案如圖4所示.在基準(zhǔn)雙向電流鏡基礎(chǔ)上，可以添加對稱輸出鏡像及補(bǔ)償電路，如圖4中M8～M12以及C3和C4.如果簡化電路，可以省略M11和M12，由M7實(shí)現(xiàn)兩個鏡像電路共享.圖4電路依然工作在兩個基本相位時序，但需要在第一相位期間，以基準(zhǔn)電流Iref為參考建立ΔVn和ΔVp，補(bǔ)償鏡像晶體管之間的失配.由于M2與M3，M9以及M5與M6，M11的失配補(bǔ)償需要單獨(dú)建立，因此應(yīng)建立補(bǔ)償電壓ΔVn的時序算法.工作時序如表1所示，其中邏輯高電平代表開關(guān)接通.由于開關(guān)電流型CAB同樣采用可編程開關(guān)實(shí)現(xiàn)電路功能的重構(gòu)，表1的開關(guān)時序可以很容易地一體實(shí)現(xiàn).

(a) 相位1，建立ΔVn和ΔVp 　　　　　　　(b) 相位1, 輸入及輸出電流

圖4　雙輸出補(bǔ)償電流鏡電路圖

名稱相位1相位2第一步第二步輸出Sm1110Sm2110S0100S1100S2001S3100S4010S5010S6001

4仿真結(jié)果

圖4電路采用0.18 μm HJTC CMOS工藝[17]在Candenc 16.3獲取網(wǎng)表文件后在Hspice平臺進(jìn)行了仿真，輸入信號采用 62.5 kHz, 1 μA 正弦信號.為了驗證電路中晶體管失配的雙向補(bǔ)償能力，對M2-M3和M5-M6引入20%的幾何失配晶體管，以反映預(yù)期的電流不匹配.圖5在不同層次的輸入直流電流條件下對電路補(bǔ)償能力進(jìn)行了驗證.因開關(guān)電流基本單元加入靜態(tài)偏置，輸入電流僅為1 nA～1 μA時均建立了補(bǔ)償電壓ΔVn和ΔVp，從圖5可以看出，對于給定的輸入電流，提出的電路可以補(bǔ)償1%～ 20%的晶體管失配，圖5也顯示了，同樣失配情況下，基本電流鏡誤差要高出18%.相同地，在失配-20% 情況下，補(bǔ)償后的誤差低于1%，最小電流為1 nA.基于負(fù)反饋的補(bǔ)償電路可以有效地工作在亞納安電流范圍.

時間/μs

時間/μs

5結(jié)束語

本文提出一種開關(guān)電流鏡失配補(bǔ)償方法，采用單獨(dú)調(diào)節(jié)柵源電壓補(bǔ)償晶體對管跨導(dǎo)失配，從而獲得一致的輸入輸出電流.提出了一種在極端電流情況下可以運(yùn)行的電流鏡電路，對于20%的失配可以獲得1%的精度匹配.基于輸入輸出間的負(fù)反饋電路，各類變量如幾何尺寸、偏移、閾值電壓等產(chǎn)生的誤差都將通過負(fù)反饋有效抑制.電路可以很容易地采用單聚CMOS工藝實(shí)現(xiàn).

參考文獻(xiàn)

[1]SAETHER G E, TOUMAZOU C, TAYLOR G,etal. Concurrent self test of switched current circuits based on the S2I-technique[C]//1995 IEEE International Symposium on Circuits and Systems: Vol 2. New York: IEEE, 1995: 841-844.

[2]LONG Di, HONG Xian-long, DONG She-qin. Optimal two-dimension common centroid layout generation for MOS transistors unit-circuit[C]//Proceedings of IEEE International Symposium on Circuits and Systems: Vol.3[J]. New York: IEEE, 2005: 2999-3002.

[3]YANG S H, KIM K H, YOU Y,etal. A novel CMOS operational transconductance amplifier based on a mobility compensation technique[J]. IEEE Transactions on Circuits Systems II: Express Briefs, 52(1): 37-42.

[4]TARCAN R C, KUNTMAN H. CMOS high precision current-mode squarer/divider circuit[C]//Proceedings of IEEE 15th Signal Processing and Communications Applications. New York: IEEE, 2007:1-4.

[5]SEON J K. Design and application of precise analog computational circuits[J]. Analog Integrated Circuits and Signal Processing, 2008,54(1): 55-66.

[6]戴力,莊奕琪,景鑫, 等. 一種新型高性能CMOS電流模式的動態(tài)規(guī)劃電路[J]. 西安交通大學(xué)學(xué)報, 2012,46(6): 29-35.

DAI Li, ZHUANG Yi-qi, JING Xin,etal. A novel dynamic programming circuit with high-performance CMOS current-mode[J]. Journal of Xi’an Jiaotong University, 2012, 46(6): 29-35. (In Chinese)

[7]CONSTANDINOU T, GEORGIOU J, TOUMAZOU C. An auto-input-offset removing floating gate pseudo-differential transconductor [C]//Proceedings of the 2003 International Symposium on Circuits and Systems. New York: IEEE, 2003: I-169-I-172.

[8]王友仁，祝明濤，任晉華, 等．面向多功能模擬信號處理的開關(guān)電流型可重構(gòu)模擬電路研究[J]. 電子學(xué)報，2011，39(5) : 1047-1052．

WANG You-ren，ZHU Ming-tao，REN Jin-hua,etal. Switched-current technology based reconfigurable analog circuit for multifunction analog signal processing[J]．Acta Electronica Sinica，2011，39(5) : 1047-1052.(In Chinese)

[9]DATTA T, ABSHIRE P. Mismatch compensation of CMOS current mirrors using floating-gate transistors[C]// Proceedings of IEEE International Symposium on Circuits and Systems. New York: IEEE, 2009: 1823-1826.

[10]TAILLEFER C, WANG C. Current mirror compensation for transistor mismatch[C]//Proceedings of the 2000 IEEE International Symposium on Circuits and Systems: Vol.2. New York: IEEE, 2000: 509-512

[11]彭靜玉. MOS管工作于弱反型區(qū)時的失調(diào)分析[J]. 蘇州大學(xué)學(xué)報:工科版, 2008, 28(3): 40-43.

PENG Jing-yu. The offset analysis of MOSFET biased in weak inversion[J]. Journal of Suzhou University: Engineering Science Edition, 2008, 28(3): 40-43. (In Chinese)

[12]WANG C, AHMAD M O, SWAMY M N S. Design and implementation of a switched-current memory cell for low-power and weak-current operations [J]. IEEE Journal of Solid-State Circuits, 2001, 36(2): 304-304.

[13]李儒章.開關(guān)電流技術(shù): 一種新的模擬抽樣數(shù)據(jù)處理方法[ J] . 微電子學(xué)，1996,26(4):209-215.

LI Ru-zhang. Switched current: a new technique for analog sampled-data proeessing[J]. Microelectronics, 1996,26(4): 209-215. (In Chinese)

[14]WILSON P R, WILCOCK R. Fully integrated 533 MHz programmable switched current PLL in 0.012 m2[J]. Electronics Letters, 2008, 44(22): 1297-1298.

[15]KEYMEULEN D, STOICA A, ZEBULUM R,etal. Self-reconfigurable analog array integrated circuit architecture for space applications[C]//Proceedings of AHS’08 NASA/ESA Conference on Adaptive Hardware and Systems. New York: IEEE, 2008:83- 90.

[16]王友仁, 祝鳴濤, 崔江. 面向多功能模擬信號處理的可重構(gòu)模擬陣列研究[ J]. 儀器儀表學(xué)報, 2010, 31(6): 1269-1275.

WANG You-ren, ZHU Ming-tao, CUI Jiang. Research on reconfigurable analog array for multifunctional analog signal processing[J] . Chinese Journal of Scientific Instrument, 2010, 31(6) :1269- 1275. (In Chinese)

[17]郭杰榮,李長生,劉長青. 基于0.18 μm CMOS的電流模單元最優(yōu)化設(shè)計[J]. 湖南文理學(xué)院學(xué)報：自然科學(xué)版. 2012, 24(1): 39-41.

GUO Jie-rong, LI Chang-sheng, LIU Chang-qing. Optimization design on low-pass filter of channel transmission[J]. Journal of Hunan University of Arts and Science: Natural Science Edition, 2012, 24(1): 39-41. (In Chinese)

Mismatch Compensation and Application in CAB of Micro Current Switched Current Mirror

GUO Jie-rong1,2?, HE Yi-gang1, LIU Chang-qing1,2

(1. School of Electrical Engineering and Automation, Hefei Univ of Technology, Hefei, Anhui230009, China; 2. Key Lab of Integrated with Optoelectronic Information and Optical Fabrication in Hunan, Hunan Univ of Arts and Science, Changde, Hunan 415000, China)

Abstract:A high precision switched current mirror circuit working in very weak current was presented. A method,which can automatically adjust the gate source voltage for mismatch compensation of the image MOSFET’ was adopted, and the compensation for the output error caused by the physical parameter mismatch could be realized. According to the design of the reconfigurable analog unit, the dual phase multiple output current mirror and mismatch compensation circuit were put forward, and an integrated design of timing and the programmable switch was also discussed. The produced error of the proposed design is less than 1% for the 20% mismatch, and the current range is 1 nA～1 μA. This circuit can be used in CMOS single poly process. Simulation results were presented to verify the theoretical design.

Key words:current mirror; current control；CMOS circuits;configurable analog block (CAB)；programmable switches network

中圖分類號：TN710

文獻(xiàn)標(biāo)識碼：A

作者簡介：郭杰榮(1973-)， 男，湖南漢壽人，合肥工業(yè)大學(xué)博士后?通訊聯(lián)系人，E-mail: jierong_guo@126.com

基金項目：國家杰出青年科學(xué)基金資助項目(50925727)；國防預(yù)研重大項目(C1120110004)；中國博士后科學(xué)基金資助項目(2013M541819)；湖南省科技計劃項目(2010J4，2011JK2023)

*收稿日期：2014-10-20

文章編號：1674-2974(2016)02-0119-05