基于FPGA的多用途信號(hào)發(fā)生器的設(shè)計(jì)

摘 要： 為了獲得適用于光纖傳感及光纖通信系統(tǒng)的各種調(diào)制及驅(qū)動(dòng)信號(hào)，提出了一種基于FPGA的多用途信號(hào)發(fā)生器的設(shè)計(jì)方案。以FPGA器件為硬件平臺(tái)，應(yīng)用分頻技術(shù)和DDS技術(shù)產(chǎn)生任意中低頻信號(hào)并能同時(shí)輸出一種脈沖信號(hào)和一種DDS信號(hào)及直流信號(hào)。脈沖信號(hào)的脈沖寬度和重復(fù)頻率均可鍵控調(diào)節(jié)，其最小脈寬可達(dá)8 ns，且其脈寬偏差小于0.5 ns，重復(fù)頻率為0.05 Hz～100 MHz可調(diào)；DDS信號(hào)的輸出頻率范圍為0.058 2 Hz～100 kHz，其頻率分辨率可達(dá)0.058 2 Hz。實(shí)驗(yàn)結(jié)果表明，該信號(hào)發(fā)生器產(chǎn)生的各種信號(hào)穩(wěn)定性好、精度高且適用于多種場(chǎng)合。

關(guān)鍵詞： 信號(hào)發(fā)生器； 分頻技術(shù)； 脈沖信號(hào)； FPGA； DDS

中圖分類號(hào)： TN911?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2016）13?0072?05

Abstract： To obtain different modulating and driving signals suiting for optical fiber sensing and optical fiber communication system， a design scheme of the multipurpose signal generator based on FPGA is proposed. In the scheme， the FPGA device is taken as the hardware platform， and the frequency division technology and DDS technology are used to generate the arbitrary low and medium frequency signal， and output a pulse signal， a DDS signal and DC signal at the same time. Both pulse width and repetition frequency of the pulse signal can be regulated by control keys. The minimum pulse width of pulse signal can reach up to 8 ns， the minimun pulse width deviation is less than 0.5 ns， and the repetition frequency is adjusted from 0.05 Hz to 100 MHz. The output frequency range of the DDS signal is 0.058 2 Hz～100 kHz， and the minimum frequency can reach up to 0.058 2 Hz. The experimental results show that all signals generated by the signal generator have good stability and high precision， and the generator is suitable for various fields.

Keywords： signal generator； frequency division technology； pulse signal； FPGA； DDS

0 引 言

在光纖傳感與光纖通信技術(shù)中，常需要對(duì)在光纖中傳輸?shù)墓廨d波信號(hào)做相應(yīng)的調(diào)制處理以便能在信號(hào)接收端接收到按一定規(guī)律變化的光信號(hào)，以便有利于在信號(hào)接收端容易進(jìn)行信號(hào)解調(diào)。例如，在分布式光纖傳感技術(shù)中，常需要在AOM或EOM的射頻端加載脈沖調(diào)制信號(hào)對(duì)窄線寬激光器輸出的連續(xù)激光做脈沖寬度調(diào)制以便獲得脈沖激勵(lì)光信號(hào)[1?2]；此外，在光纖通信領(lǐng)域的信道監(jiān)測(cè)技術(shù)中，常需要在發(fā)射機(jī)發(fā)出的信號(hào)上疊加一個(gè)小幅度的低頻正弦信號(hào)作為標(biāo)記，對(duì)于不同的信道采用不同的調(diào)制頻率，通過(guò)在各中繼端檢測(cè)不同頻率的調(diào)制信號(hào)辨別相應(yīng)光信號(hào)的功率電平變化[3?4]。

然而，無(wú)論是對(duì)在光纖中傳輸?shù)墓廨d波做相應(yīng)的信號(hào)調(diào)制處理，還是對(duì)相關(guān)的調(diào)制器加載驅(qū)動(dòng)信號(hào)以使調(diào)制器正常工作，都必須解決調(diào)制信號(hào)和驅(qū)動(dòng)信號(hào)的產(chǎn)生問(wèn)題，尤其是產(chǎn)生穩(wěn)定性好、高精度以及頻率和幅度等參數(shù)可調(diào)的各種脈沖信號(hào)、正弦信號(hào)、鋸齒波和方波等調(diào)制和驅(qū)動(dòng)信號(hào)，對(duì)在信號(hào)接收端做信號(hào)的接收、轉(zhuǎn)換與解調(diào)處理至關(guān)重要。而傳統(tǒng)的信號(hào)發(fā)生設(shè)備往往功能單一、可產(chǎn)生的信號(hào)類型少或者儀器體積大而笨重且價(jià)格昂貴、使用環(huán)境受限制。鑒于近年來(lái)蓬勃發(fā)展的FPGA器件具有低成本、高度集成化與小型化、靈活的接口方式和控制方式、高速的運(yùn)算能力和高性能等優(yōu)勢(shì)，采用FPGA為硬件平臺(tái)，借助Quartus Ⅱ開(kāi)發(fā)軟件和Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)信號(hào)發(fā)生器更顯靈活和方便，且可用于多種工作場(chǎng)合，同時(shí)也縮減了相應(yīng)儀器的體積和成本[5?6]。

1 多功能信號(hào)發(fā)生器的總體設(shè)計(jì)

該多功能信號(hào)發(fā)生器是基于FPGA設(shè)計(jì)的，以Altera公司生產(chǎn)的CYCLONEⅣE系列 EP4CE15F17C8芯片為設(shè)計(jì)核心，在QuartusⅡ13.0開(kāi)發(fā)環(huán)境下采用Verilog HDL硬件描述語(yǔ)言編寫(xiě)模塊化程序設(shè)計(jì)和實(shí)現(xiàn)各模塊化電路。信號(hào)發(fā)生器的基本功能是能夠產(chǎn)生任意中低頻調(diào)制信號(hào)和驅(qū)動(dòng)信號(hào)，并能同時(shí)輸出一種脈沖信號(hào)和一種DDS信號(hào)及直流信號(hào)，脈沖信號(hào)的類型、重復(fù)頻率、脈沖寬度和DDS信號(hào)的類型、輸出頻率、相位、幅值以及是否產(chǎn)生并輸出直流信號(hào)都可通過(guò)鍵控方式調(diào)節(jié)。設(shè)計(jì)方案中同時(shí)應(yīng)用分頻技術(shù)和DDS技術(shù)可產(chǎn)生單脈沖信號(hào)、雙脈沖信號(hào)、直流信號(hào)及各種形式的DDS信號(hào)，脈沖信號(hào)的脈沖寬度能分別以4 ns和5 ns為最小步進(jìn)量進(jìn)行鍵控調(diào)節(jié)；直流信號(hào)則通過(guò)讓FPGA的外部引腳按實(shí)際需要持續(xù)輸出高電平獲得，并通過(guò)外接可調(diào)放大電路對(duì)直流電壓信號(hào)進(jìn)行幅值調(diào)節(jié)；DDS信號(hào)則通過(guò)外接12位D/A轉(zhuǎn)換器和低通濾波器進(jìn)行D/A轉(zhuǎn)換和濾波處理后輸出模擬波形。多功能信號(hào)發(fā)生器的結(jié)構(gòu)框圖如圖1所示。

2 主要組成電路

該信號(hào)發(fā)生器主要由晶振單元電路、PLL倍頻電路、鍵控模塊、直流信號(hào)產(chǎn)生電路、脈沖信號(hào)產(chǎn)生電路、DDS信號(hào)發(fā)生模塊以及外接的直流信號(hào)濾波放大電路、脈沖信號(hào)濾波放大電路、D/A轉(zhuǎn)換器和低通濾波器構(gòu)成，其中PLL倍頻電路、鍵控模塊、直流信號(hào)產(chǎn)生電路、脈沖信號(hào)產(chǎn)生電路、DDS信號(hào)發(fā)生模塊及D/A轉(zhuǎn)換器的驅(qū)動(dòng)電路是基于FPGA設(shè)計(jì)的。

2.1 PLL倍頻電路

為了達(dá)到設(shè)計(jì)要求和設(shè)計(jì)目標(biāo)，以FPGA開(kāi)發(fā)板上的晶振電路輸出的50 MHz時(shí)鐘信號(hào)為基準(zhǔn)時(shí)鐘，在QuartusⅡ13.0開(kāi)發(fā)環(huán)境下編程設(shè)計(jì)PLL倍頻電路模塊，并調(diào)用PLL宏功能模塊進(jìn)行倍頻參數(shù)設(shè)置，實(shí)驗(yàn)中對(duì)50 MHz的晶振時(shí)鐘信號(hào)同時(shí)做4倍頻和5倍頻處理以便同時(shí)獲得200 MHz和250 MHz的參考時(shí)鐘信號(hào)，對(duì)其做時(shí)序約束處理后將250 MHz的倍頻時(shí)鐘信號(hào)同時(shí)作為鍵控模塊、直流信號(hào)產(chǎn)生電路、DDS信號(hào)發(fā)生模塊和D/A轉(zhuǎn)換器的參考輸入時(shí)鐘信號(hào)，而將250 MHz和200 MHz兩個(gè)倍頻時(shí)鐘信號(hào)同時(shí)作為脈沖信號(hào)產(chǎn)生電路的輸入時(shí)鐘信號(hào)，其對(duì)應(yīng)的最小時(shí)鐘周期分別為4 ns和5 ns。

2.2 鍵控模塊

鍵控模塊主要包括按鍵濾抖電路和按鍵編碼電路，其目的是對(duì)FPGA開(kāi)發(fā)板上的按鍵資源進(jìn)行抖動(dòng)消除和按鍵的功能編碼，以便能通過(guò)按鍵對(duì)FPGA輸出的脈沖信號(hào)和DDS信號(hào)進(jìn)行各參數(shù)的調(diào)節(jié)控制，以及控制直流信號(hào)產(chǎn)生電路是否產(chǎn)生并輸出直流信號(hào)。按鍵濾抖電路以PLL倍頻電路輸出的250 MHz倍頻時(shí)鐘信號(hào)作為輸入?yún)⒖紩r(shí)鐘，并以計(jì)數(shù)器對(duì)該參考時(shí)鐘信號(hào)的時(shí)鐘周期進(jìn)行計(jì)數(shù)延時(shí)的方式完成按鍵的抖動(dòng)濾除。各按鍵濾抖后再對(duì)其進(jìn)行功能編碼，使各按鍵在單擊時(shí)分別調(diào)節(jié)DDS信號(hào)的波形、輸出頻率、相位和幅值參數(shù)及直流信號(hào)的產(chǎn)生與輸出，按鍵長(zhǎng)按時(shí)調(diào)節(jié)脈沖信號(hào)的類型、脈沖寬度和重復(fù)頻率。

2.3 直流信號(hào)產(chǎn)生電路及其放大電路

PLL倍頻電路輸出的250 MHz倍頻信號(hào)用作直流信號(hào)產(chǎn)生電路的參考輸入時(shí)鐘信號(hào)，在此倍頻時(shí)鐘信號(hào)的作用下，被指定的FPGA輸出管腳在直流信號(hào)控制鍵允許輸出直流電壓信號(hào)的狀態(tài)下將會(huì)連續(xù)地輸出邏輯高電平，從而將FPGA內(nèi)部集成電路的3.3 V?LVTTL電平信號(hào)轉(zhuǎn)換成穩(wěn)定的直流電壓信號(hào)輸出，通過(guò)外接可調(diào)放大電路對(duì)此直流電壓信號(hào)進(jìn)行電壓幅值的連續(xù)調(diào)節(jié)。直流信號(hào)放大電路選用ADI公司的低噪聲、低漂移、高精度OP37G集成運(yùn)放芯片，采用±18 V直流電源供電，采用同相比例放大電路對(duì)FPGA輸出的直流電壓信號(hào)進(jìn)行放大。直流信號(hào)放大電路的電路原理圖如圖2所示。

由式（4）可知，調(diào)節(jié)的阻值便可改變直流電壓的放大倍數(shù)，調(diào)節(jié)的阻值亦可改變輸出直流電壓的幅度。實(shí)驗(yàn)中采用±18 V直流電源電壓供電時(shí)，運(yùn)放電路實(shí)際輸出的直流電壓值為0～16 V可調(diào)。在直流放大電路輸出端設(shè)置固定電阻和可調(diào)電阻不僅在同相放大電路中實(shí)現(xiàn)了輸出電壓從零到最大值全域可調(diào)的目的，同時(shí)也能在運(yùn)放電路的輸出端起到限流及分壓的作用。

2.4 脈沖信號(hào)產(chǎn)生電路

脈沖信號(hào)產(chǎn)生電路以PLL倍頻電路輸出的250 MHz和200 MHz兩路倍頻時(shí)鐘信號(hào)同時(shí)作為輸入?yún)⒖紩r(shí)鐘信號(hào)，采用分頻技術(shù)對(duì)兩路參考時(shí)鐘信號(hào)進(jìn)行分頻，以獲得重復(fù)頻率和脈沖寬度均可鍵控調(diào)節(jié)的單脈沖信號(hào)及重復(fù)頻率、雙脈沖寬度與雙脈沖間距均可鍵控調(diào)節(jié)的雙脈沖信號(hào)。分頻技術(shù)的核心是利用計(jì)數(shù)器對(duì)參考時(shí)鐘信號(hào)的時(shí)鐘周期進(jìn)行計(jì)數(shù)，使分頻電路按實(shí)際需要的重復(fù)頻率和脈沖寬度輸出相應(yīng)的高電平。單脈沖信號(hào)的脈沖寬度通過(guò)下式確定：

式中：與同式（5）；為分頻計(jì)數(shù)器的初始計(jì)數(shù)值；為脈沖信號(hào)的重復(fù)頻率調(diào)節(jié)參數(shù)且為整數(shù)且為自然數(shù)，重復(fù)頻率的最小步進(jìn)量與和有關(guān)，越大且越小，則重復(fù)頻率的最小步進(jìn)量越小，重復(fù)頻率的單位為MHz。在確定時(shí)，當(dāng)取時(shí)，重復(fù)頻率向逐漸增大的趨勢(shì)調(diào)節(jié)，當(dāng)取時(shí)，重復(fù)頻率向逐漸減小的趨勢(shì)調(diào)節(jié)。

對(duì)于雙脈沖信號(hào)的獲取，當(dāng)倍頻系數(shù)取5時(shí)，同時(shí)采用兩個(gè)計(jì)數(shù)器對(duì)250 MHz倍頻信號(hào)的時(shí)鐘周期進(jìn)行計(jì)數(shù)并輸出兩路單脈沖信號(hào)，其中一個(gè)計(jì)數(shù)器在倍頻時(shí)鐘的上升沿開(kāi)始計(jì)數(shù)，另一個(gè)計(jì)數(shù)器則在倍頻時(shí)鐘的下降沿開(kāi)始計(jì)數(shù)，使兩個(gè)計(jì)數(shù)器的計(jì)數(shù)周期相同但讓兩路單脈沖信號(hào)在不同的時(shí)鐘位置處輸出高電平且兩路單脈沖信號(hào)的脈寬相同，再將兩路單脈沖信號(hào)進(jìn)行或邏輯運(yùn)算；當(dāng)倍頻系數(shù)取4時(shí)，只用一個(gè)計(jì)數(shù)器對(duì)倍頻信號(hào)的時(shí)鐘周期進(jìn)行計(jì)數(shù)，并使其在兩個(gè)不同的時(shí)鐘位置處輸出高電平并讓兩個(gè)高電平所占的時(shí)鐘周期相等，對(duì)兩個(gè)不同倍頻系數(shù)的倍頻時(shí)鐘信號(hào)的切換則通過(guò)按鍵控制實(shí)現(xiàn)。實(shí)驗(yàn)中為保證脈沖信號(hào)具有較高的保真度[7?8]，雙脈沖信號(hào)的兩個(gè)近鄰單脈沖之間的時(shí)間間隔需不低于10 ns且可調(diào)節(jié)。雙脈沖信號(hào)的兩個(gè)近鄰單脈沖寬度同樣可由式（5）確定，而二者之間的時(shí)間間隔則由下式確定：

式中：參數(shù)同式（5）；為雙脈沖信號(hào)的兩個(gè)近鄰單脈沖之間的間距調(diào)節(jié)次數(shù)；的單位為ns，其最小步進(jìn)量依而定，分別為4 ns和5 ns。雙脈沖信號(hào)的遠(yuǎn)鄰重復(fù)頻率同樣可由式（5）確定。

經(jīng)過(guò)FPGA管腳直接輸出的脈沖信號(hào)在未做信號(hào)處理時(shí)，往往伴隨有超限噪聲、下過(guò)沖和振鈴[9]，且脈沖信號(hào)的幅值通常較小，常常不能直接將其用作調(diào)制信號(hào)，因此，需要對(duì)脈沖信號(hào)進(jìn)行濾波和放大處理。實(shí)驗(yàn)中選用TI公司的THS3001C運(yùn)放芯片設(shè)計(jì)脈沖信號(hào)放大電路，它是一款-3 dB帶寬為420 MHz、具有6 500 V/μs的電壓轉(zhuǎn)換速率、差分增益誤差低于0.01%的高精度、高速和大帶寬的電流負(fù)反饋式運(yùn)算放大芯片，經(jīng)過(guò)以此芯片為核心設(shè)計(jì)的信號(hào)濾波放大電路處理后，脈沖信號(hào)的超限噪聲、下過(guò)沖及振鈴均可被有效抑制，且脈沖信號(hào)的峰值將被適當(dāng)放大以滿足使用要求。

2.5 DDS信號(hào)發(fā)生模塊

2.5.1 DDS的基本原理

DDS信號(hào)發(fā)生模塊是基于直接數(shù)字頻率合成技術(shù)（Direct Digital Frequency Synthesis，DDS），利用全數(shù)字的方法先產(chǎn)生和頻率相對(duì)應(yīng)的波形相位量化序列，再完成相位到幅度的轉(zhuǎn)換，對(duì)DDS信號(hào)發(fā)生模塊輸出的數(shù)據(jù)進(jìn)行D/A轉(zhuǎn)換并由低通濾波器濾波后輸出期望的模擬波形[10?11]。

DDS信號(hào)發(fā)生模塊主要由位的相位累加器、相位調(diào)整器、波形選擇器、ROM波形存儲(chǔ)表和乘法器構(gòu)成，其中，DDS信號(hào)發(fā)生模塊以相位累加器為核心，用于接收頻率控制字及反饋值并完成相位累加運(yùn)算，它由位的加法器和位的寄存器構(gòu)成[12?13]。DDS信號(hào)發(fā)生模塊的結(jié)構(gòu)示意圖如圖3所示。

2.5.2 DDS信號(hào)發(fā)生模塊的工作過(guò)程

相位累加器的加法器接收到當(dāng)前參考時(shí)鐘作用下的頻率控制字時(shí)，將其與相位累加器在上一個(gè)參考時(shí)鐘作用下產(chǎn)生并輸出的相位數(shù)據(jù)進(jìn)行累加運(yùn)算，在參考時(shí)鐘作用下，運(yùn)算結(jié)果一方面被再次反饋到相位累加器的加法器輸入端用作下一個(gè)參考時(shí)鐘周期下的相位數(shù)據(jù)輸入量繼續(xù)和頻率控制字做線性累加，相位累加器加滿時(shí)便產(chǎn)生一次溢出形成一個(gè)周期，此周期就是DDS合成信號(hào)的一個(gè)周期。另一方面，相位累加器每次輸出的運(yùn)算結(jié)果也將作為相位調(diào)整器的輸入量之一，當(dāng)有相位調(diào)整字輸入相位調(diào)整器時(shí)，相位調(diào)整器將二者進(jìn)行加法運(yùn)算并截取其運(yùn)算結(jié)果的高位作為ROM波形表的取樣地址，每個(gè)ROM波形存儲(chǔ)表中存有一個(gè)完整波形的幅值信息，因此，通過(guò)地址尋址方式對(duì)ROM表進(jìn)行查表即可從ROM波形數(shù)據(jù)表中讀出相應(yīng)的波形數(shù)據(jù)，從而完成波形相位到幅值的轉(zhuǎn)換，通過(guò)D/A轉(zhuǎn)換器對(duì)讀出的波形數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換后輸出階梯波形，為提高模擬信號(hào)波形的幅度精度，實(shí)驗(yàn)中選用TI公司的12位寬的TLV5618芯片，其波形幅度分辨率可達(dá)D/A轉(zhuǎn)換器輸出的階梯波形經(jīng)過(guò)低通濾波器平滑濾波輸出期望的模擬波形。

2.5.3 DDS信號(hào)的頻率掃描

相位累加器將接收到的相位增量作為步長(zhǎng)進(jìn)行相位的線性累加，而相位增量的量化值又決定了DDS信號(hào)的輸出頻率，因此，相位增量也被稱作DDS信號(hào)的頻率控制字，頻率控制字和DDS信號(hào)的輸出頻率之間呈簡(jiǎn)單的線性關(guān)系：

式中為DDS信號(hào)的最小輸出頻率，即頻率分辨率，因此，實(shí)驗(yàn)中DDS信號(hào)的最小輸出頻率可達(dá)0.058 2 Hz。DDS信號(hào)的輸出頻率通過(guò)鍵控模塊中的頻率控制鍵進(jìn)行調(diào)節(jié)。

2.5.4 DDS信號(hào)相位、波形及幅值的改變

DDS信號(hào)輸出相位的改變通過(guò)位的相位調(diào)整器實(shí)現(xiàn)，相位調(diào)整器將位相位累加器輸出的高位數(shù)據(jù)和輸入的位相位控制字做加法運(yùn)算，再將此運(yùn)算結(jié)果重新作為ROM波形存儲(chǔ)表的采樣地址對(duì)ROM波形存儲(chǔ)表進(jìn)行查找即可；DDS信號(hào)波形的切換則通過(guò)編寫(xiě)程序設(shè)計(jì)狀態(tài)機(jī)的方式在ROM查找表的前面設(shè)置一個(gè)波形選擇器即可實(shí)現(xiàn)；對(duì)波形幅值的改變則通過(guò)在ROM查找表后設(shè)置一個(gè)乘法器，對(duì)ROM表中讀出的波形數(shù)據(jù)按比例做行縮減即可實(shí)現(xiàn)。

3 實(shí)驗(yàn)結(jié)果

4 結(jié) 語(yǔ)

本文以FPGA為硬件平臺(tái)設(shè)計(jì)多用途信號(hào)發(fā)生器，不僅設(shè)計(jì)方式更為靈活，結(jié)合分頻技術(shù)和DDS技術(shù)可同時(shí)輸出直流信號(hào)和一種脈寬及重復(fù)頻率可調(diào)的脈沖信號(hào)以及一種波形、相位、頻率及幅值均可調(diào)的DDS信號(hào)，該信號(hào)發(fā)生器輸出的各種信號(hào)穩(wěn)定可靠、精度高，尤其適合在光纖傳感及光纖通信系統(tǒng)中作為調(diào)制信號(hào)及驅(qū)動(dòng)信號(hào)使用，且可用于多種工作場(chǎng)合，同時(shí)也縮減了相應(yīng)儀器的體積和成本。

注：本文通訊作者為萬(wàn)生鵬。

參考文獻(xiàn)

[1] 胡佳成，陳福昌，林尊琪.基于布里淵光時(shí)域反射的分布式光纖傳感入侵定位檢測(cè)系統(tǒng)[J].光電子·激光，2012，23（5）：944?949.

[2] 張旭蘋(píng).全分布式光纖傳感技術(shù)[M].北京：科學(xué)出版社，2013.

[3] 楊東，蔣華勤.WDM在光纖通信實(shí)驗(yàn)中的設(shè)計(jì)與實(shí)現(xiàn)[J].實(shí)驗(yàn)室研究與探索，2014，33（6）：36?39.

[4] 楊英杰，趙小蘭.光纖通信原理及應(yīng)用[M].北京：電子工業(yè)出版社，2011.

[5] ATHANAS P， CUMPLIDO R， FEREGRINO?URIBE C， et al. Introduction to special issue on FPGA devices and applications [J]. Microprocessors and microsystems， 2014， 38（8）： 843?844.

[6] 楊海鋼，孫嘉斌，王慰.FPGA器件設(shè)計(jì)技術(shù)發(fā)展綜述[J].電子與信息學(xué)報(bào)，2010，32（3）：714?723.

[7] 郭利文，鄧月明，莫曉山.FPGA/CPLD的管腳設(shè)置對(duì)信號(hào)完整性的影響分析研究[J].現(xiàn)代電子技術(shù)，2015，38（17）：61?64.

[8] ZHANG H Q， KROOSWYK S， OU J. PCB design for signal integrity [M]// MITZNER K. High speed digital design. Amsterdam： Elsevier， 2015： 27?39.

[9] 佟星元，朱樟明，楊銀堂，等.信號(hào)完整性設(shè)計(jì)中的抖動(dòng)與振鈴消除技術(shù)[J].西安電子科技大學(xué)學(xué)報(bào)（自然科學(xué)版），2012，39（6）：136?140.

[10] 楊東霞，巨永鋒.基于FPGA和DDS的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)[J].電子設(shè)計(jì)工程，2013，21（6）：90?93.

[11] SHI Yanbin， GUO Jian， CUI Ning. High precision digital frequency signal source based on FPGA [J]. Physics procedia， 2012， 25（27）： 1342?1347.

[12] 曾菊容.基于FPGA和DDS技術(shù)的任意波形發(fā)生器設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2010，33（24）：98?100.

[13] 王煒珽，李淑華，張文旭.基于FPGA實(shí)現(xiàn)直接數(shù)字頻率合成脈沖線性調(diào)頻信號(hào)[J].現(xiàn)代電子技術(shù)，2015，38（10）：10?15.