一種片上低觸發(fā)電壓高耐壓NMOS ESD防護結(jié)構(gòu)設(shè)計

陳迪平 劉杏　何龍　陳思園

摘要：設(shè)計了一種觸發(fā)電壓低于10 V，HBM耐壓超過4 kV的低觸發(fā)、高耐壓NMOS ESD防護結(jié)構(gòu).通過帶鉗位的柵耦合RC網(wǎng)絡(luò)來適當(dāng)抬升ESD泄放管柵壓與襯底電壓.在提高泄放能力與降低觸發(fā)電壓的同時，依然保持了較高的二次擊穿電流It，從而增強了MOS防護結(jié)構(gòu)在深亞微米CMOS電路中的ESD防護能力.該結(jié)構(gòu)最終在CSMC HJ018工藝流片，并通過TLP測試平臺測得觸發(fā)電壓低于10 V，二次擊穿電流3.5 A，達到設(shè)計要求.

關(guān)鍵詞：ESD；襯底觸發(fā)；柵耦合；TLP

中圖分類號：TN47 文獻標(biāo)識碼：A

文章編號：1674-2974（2016）02-0115-04

隨著CMOS工藝技術(shù)的發(fā)展進入到深亞微米階段，片上ESD防護設(shè)計已成為集成IC可靠性設(shè)計的關(guān)鍵.一般民用HBM耐壓標(biāo)準(zhǔn)為2 kV，測試電壓抬升率為2 kV/10 ns.軍用HBM耐壓標(biāo)準(zhǔn)參照美軍軍標(biāo)MIL-STD-883Gmethod 3015.7，HBM耐壓標(biāo)準(zhǔn)為4 kV以上，測試電壓抬升率4 kV/10 ns.[1]深亞微米工藝下器件耐壓能力的降低，向設(shè)計高ESD防護能力器件提出了挑戰(zhàn).本文旨在設(shè)計一種觸發(fā)電壓低于10 V，HBM耐壓達到軍用標(biāo)準(zhǔn)的MOS ESD防護器件.

GGMOS防護器件由于和COMS工藝兼容，設(shè)計簡單，可移植性強，已成為目前通用集成電路中最常用的ESD防護器件.隨著集成電路工藝技術(shù)不斷發(fā)展，器件特征尺寸不斷縮小，金屬氧化物半導(dǎo)體的柵氧厚度越來越薄，晶體管耐壓能力降低，對片上ESD防護結(jié)構(gòu)也提出了更低觸發(fā)電壓的要求.典型GCMOS單元采用柵耦合電容技術(shù)可降低典型GGMOS觸發(fā)電壓，提高泄放能力.但隨著柵耦合電壓的提高，典型MOS防護器件的耐壓能力降低[2]，因此，同時達到高耐壓等級與低觸發(fā)電壓成為典型MOS ESD防護結(jié)構(gòu)設(shè)計中一大難題.文獻[3-4]研究表明，對GGMOS結(jié)構(gòu)襯底端進行電流注入能在降低其觸發(fā)電壓的同時提高其二次擊穿電流It.本文所設(shè)計結(jié)構(gòu)在此基礎(chǔ)上，同時利用柵耦合電容技術(shù)，設(shè)計柵電壓控制模塊，減小柵電壓對MOS管耐壓能力的影響，在降低了GGMOS結(jié)構(gòu)觸發(fā)電壓的同時，保證了該結(jié)構(gòu)的高耐壓能力，完成了一種改進型片上低觸發(fā)電壓高耐壓NMOS ESD防護結(jié)構(gòu)的設(shè)計.

1低觸發(fā)、高耐壓NMOS ESD防護結(jié)構(gòu)原

理分析

1.1結(jié)構(gòu)分析

圖1為柯明道教授等人利用襯底觸發(fā)技術(shù)于2003年提出的ESD泄放結(jié)構(gòu)“襯底觸發(fā)GGMOS”剖面圖[3].采用對MOS晶體管回滯擊穿的泄放機制，泄放電流主要為體電流i1與i2.[5-6]

該結(jié)構(gòu)利用電容耦合ESD電壓信號抬升主泄放管MN2/MN3襯底電位，對襯底注入電流i0與i3，同時MN2/MN3柵極接地，使其在正常工作時關(guān)閉，防止漏電.研究發(fā)現(xiàn)，隨著注入電流的增加，二次擊穿電流It也得到相應(yīng)提升.[4]

該結(jié)構(gòu)主要泄放機制仍然為擊穿主泄放管MN2/MN3漏極與襯底間PN結(jié)，因而典型工藝下觸發(fā)電壓較高，且通過襯底的泄放能力有限.為了取得更低觸發(fā)電壓、更高泄放能力的MOS泄放結(jié)構(gòu)，本文在此結(jié)構(gòu)的基礎(chǔ)上，將原本接地的主泄放管柵端接入R0與C0構(gòu)成的觸發(fā)網(wǎng)絡(luò)，利用電容耦合抬升主泄放管柵極電位[7]，使其在高壓下處于微導(dǎo)通狀態(tài).圖2為本文改進型結(jié)構(gòu)的剖面示意圖.改進主要集中在A和B兩處，將泄放管MN3與MN2的柵極接入觸發(fā)電路，并在觸發(fā)電路中增加鉗位管mn0，限制柵極電位上升的幅度.

主泄放管MN2/MN3的微導(dǎo)通，使泄放能力更強的溝道也成為ESD能量的泄放通道，增加了溝道泄放電流i4與i5，從而增強該結(jié)構(gòu)的泄放能力.同時，由于處于微導(dǎo)通狀態(tài)的MOS管具有更低的擊穿電壓，從而使抬升柵電位后的結(jié)構(gòu)具有更低的觸發(fā)電壓[8].但是，主泄放管柵電位的抬升，也增加了端口正常工作時的漏電.同時，主泄放管的柵電位的過度爬升會降低主泄放管二次擊穿點電流從而降低其耐壓能力[3].為了盡量減小漏電，保證泄放管的耐壓能力，需要合理設(shè)計柵端電位的抬升量，使正常工作信號輸入時，柵電位抬升較小，減小漏電； 而在ESD信號輸入時，柵電位抬升較大，使主泄放管導(dǎo)通.同時需加入鉗位機制限制柵端電位的上升，結(jié)合抬升襯底電位可提高MOS管二次擊穿電流It這一特征[4].可適當(dāng)增加注入襯底的電流量來抵消抬升柵電位對主泄放管耐壓能力的影響，最終使得該結(jié)構(gòu)在達到較低觸發(fā)電壓的同時，還能保持較高的耐壓能力.

1.2主要電路設(shè)計

電位抬升單元是本文電路設(shè)計的重點，忽略MN0/MN1管與主泄放管MN2/MN3寄生，該電位抬升電路如圖3（a）所示為一階高通電路.

3結(jié)論

本文采用柵耦合技術(shù)，使所提出的ESD結(jié)構(gòu)在CSMC HJ018工藝典型擊穿值10 V之前即觸發(fā).同時，利用抬升襯底電位可提升二次擊穿電流It這一特點，成功彌補了柵耦合MOS ESD泄放結(jié)構(gòu)二次擊穿點低的缺點，在降低ESD泄放結(jié)構(gòu)觸發(fā)電壓的同時保持較高二次擊穿電流，在CSMC HJ018工藝下完成了一款觸發(fā)電壓低于10 V，HBM防護等級達到4 kV軍用級別的NMOS ESD防護結(jié)構(gòu)，優(yōu)化了柵耦合技術(shù)在MOS ESD泄放結(jié)構(gòu)中的應(yīng)用.

參考文獻

[1]Department of Defense of USA. MIL-STD-883Gmethod 3015.7[S]. Washington， DC： Department of Defense of USA， 2006.

[2]OH K H， DUVVURY C， BANERJEE K， et al. Gate bias induced heating effect and implications for the design of deep submicron ESD protection[C]//Proceedings of IEDM '01. New York： IEEE， 14.2.1-14.2.4.

[3]KER Ming-dou， CHEN Tung-yang. Substrate-triggered technique for on-chip ESD protection design in a 0.18 μm salicided CMOS process[J]. IEEE Transactions on Electron Devices，2003， 50（4）：1050-1057.

[4]KER Ming-dou， CHEN Tung-yang. Substrate-triggered ESD protection circuit without extra process modification[J]. IEEE Journal of Solid-state Circuits， 2003， 38（2）：295-302.

[5]吳曉鵬. 基于深亞微米CMOS工藝的靜電防護器件研究[D].西安：西安電子科技大學(xué)物理與光電工程學(xué)院，2013： 45-46.

WU Xiao-peng. A study of ESD protection device based on deep submicron CMOS technology[D]. Xi'an： School of Physics and Optoelectronic Engineering， Xidian University， 2013： 45-46.（In Chinese）

[6]寧慧英，臧晶. 基于深亞微米工藝的ESD保護器件優(yōu)化設(shè)計[J].機械設(shè)計與制造，2012（5）：134-136.

NING Hui-ying， ZANG Jing. Design optimization of ESD protection device based on submicron CMOS process [J]. Machinery Design & Manufacture， 2012（5）：134-136.（In Chinese）

[7]李志國，余天宇，張穎，等. 基于RC觸發(fā)NMOS 器件的ESD 電路設(shè)計[J]. 半導(dǎo)體集成電路，2014， 39（8）：579-583.

LI Zhi-guo， YU Tian-yu， ZHANG Ying， et al. Design of the ESD circuit based on the RC triggered NMOS device[J]. Semiconductor Technology， 2014， 39（8）：579-583. （In Chinese）

[8]BICLEANU D P， NICUTA A M， SALCEANU A. A novel ESD protection structure used to enhance the safety of the MOSFET integrated circuitry[C]// Proceedings of 2013 8th International Symposium on Advanced Topics in Electrical Engineering. New York： IEEE， 2013：1-6.

[9]陸堅，朱衛(wèi)良. 一種新型IC保護單元ESD評價方式—TLP測試[J].電子與封裝，2008， 8（12）：13-16.

LU Jian， ZHU Wei-liang. The new method for IC ESD protect constructures—TLP [J]. Electronics and Packaging， 2008， 8（12）： 13-16.（In Chinese）