基于FPGA的嵌入式交通信號(hào)控制器的設(shè)計(jì)與應(yīng)用

江蘇商貿(mào)職業(yè)學(xué)院 高 敏

基于FPGA的嵌入式交通信號(hào)控制器的設(shè)計(jì)與應(yīng)用

江蘇商貿(mào)職業(yè)學(xué)院 高 敏

隨著社會(huì)的快速發(fā)展,城市車輛的數(shù)量逐漸增多,城市路網(wǎng)已經(jīng)無(wú)法滿足城市交通需求,交通擁堵問題逐漸凸現(xiàn)出來(lái),在一定程度上阻礙了城市經(jīng)濟(jì)發(fā)展。在已有的城市路網(wǎng)條件下,要想緩解城市交通擁堵問題,就需要采取科學(xué)的手段。交叉口已經(jīng)成為路網(wǎng)管理的重點(diǎn)和難點(diǎn)。如今,各項(xiàng)科技迅猛發(fā)展,FPGA的嵌入式交通信號(hào)控制器被廣泛應(yīng)用于城市路網(wǎng)中,提高了交通管理水平。FPGA的嵌入式的交通信號(hào)控制器設(shè)計(jì)是發(fā)揮FPGA的嵌入式交通信號(hào)控制器作用的基礎(chǔ)和前提,設(shè)計(jì)人員需要合理制定FPGA的嵌入式交通信號(hào)控制器設(shè)計(jì)方案,保證設(shè)計(jì)的合理性。

FPGA的嵌入式;交通信號(hào)控制器;設(shè)計(jì);應(yīng)用

如今,我國(guó)交管部門主要應(yīng)用交通信號(hào)控制器對(duì)交叉口的交通狀況進(jìn)行監(jiān)督和管理,但是傳統(tǒng)交通信號(hào)控制器相對(duì)落后,已經(jīng)無(wú)法滿足交通管理需求。在新形勢(shì)下,FPGA的嵌入式交通信號(hào)控制器被廣泛應(yīng)用于交通管理中。FPGA的嵌入式交通信號(hào)控制器具有以下特點(diǎn):一是低功耗,二是開發(fā)周期短,三是功能齊全,四是運(yùn)算效率高,五是支持多種通信方式。以上特點(diǎn)也是FPGA的嵌入式交通信號(hào)控制器廣泛應(yīng)用于交通管理中的原因。

一、基于FPGA的嵌入式交通信號(hào)控制器的設(shè)計(jì)方法

(一)FPGA平臺(tái)

隨著社會(huì)的快速發(fā)展,微電子技術(shù)也得到迅猛發(fā)展,大規(guī)模集成電路已經(jīng)完全取代了傳統(tǒng)的電子管電路。但是,對(duì)于一些小型的電路集成公司而言,怎么才能提高產(chǎn)品更換的效率,成為企業(yè)能否在激烈的社會(huì)競(jìng)爭(zhēng)中生存和發(fā)展的關(guān)鍵點(diǎn)。即便ASIC具有一定的應(yīng)用優(yōu)勢(shì),但是ASIC的應(yīng)用成本比較長(zhǎng),需要消耗大量的人力和物力。FPGA可以隨意更改設(shè)計(jì)模板,不僅可以縮短交通信號(hào)控制器的設(shè)計(jì)時(shí)間,還可以降低交通信號(hào)控制器的開發(fā)成本,提高企業(yè)的經(jīng)濟(jì)效益。FPGA是1970年發(fā)明出來(lái)的,隨著微電子技術(shù)的快速發(fā)展,FPGA也在不斷完善,已經(jīng)成為交通信號(hào)控制器設(shè)計(jì)的關(guān)鍵硬件。目前,FPGA的嵌入式交通信號(hào)控制器的編程類別有以下幾種:一是編程制度存儲(chǔ)器,二是現(xiàn)場(chǎng)可編程邏輯,三是可擦除可編程邏輯,四是復(fù)雜可編程邏輯器,五是可編程門陣列。

(二)FPGA的結(jié)構(gòu)

FPGA內(nèi)部包含了一定數(shù)量的可編輯模塊,這些模塊的運(yùn)行非常靈活。除此之外,FPGA內(nèi)部還包含了以下幾個(gè)部分:一是I/O模塊,二是可編程連線。目前,市場(chǎng)上廣泛應(yīng)用的FPGA均為查找表結(jié)構(gòu)。查找表實(shí)際上就是RAM,如果FPGA嵌入式交通信號(hào)控制器設(shè)計(jì)人員把HDL作為設(shè)計(jì)的主要編輯電路,設(shè)計(jì)軟件會(huì)根據(jù)輸入的電路編輯,計(jì)算出所需要的數(shù)據(jù),并把結(jié)果填入RAM,這樣的形式就是查找表。可編輯模塊CLB由以下幾個(gè)部分構(gòu)成:一是觸發(fā)器,二是函數(shù)發(fā)生器,三是數(shù)據(jù)選擇器,以上幾個(gè)部分也是實(shí)現(xiàn)FPGA設(shè)計(jì)的基礎(chǔ)性單元。可編輯模塊CLB內(nèi)部元件的數(shù)量受到內(nèi)部器件的限制和影響,CLB內(nèi)部會(huì)設(shè)置開關(guān)矩陣,開關(guān)矩陣的數(shù)量不需要太多,開關(guān)矩陣主要由觸發(fā)器以及電路組成。相比而言,開關(guān)矩陣的靈活性比較高,開關(guān)矩陣的功能有:一是處理移位寄存器,二是處理RAM,三是組合邏輯。I/O模塊主要由以下幾個(gè)部分組成:一是輸入緩沖器,二是輸入觸發(fā)器,三是輸出緩沖器,四是輸出觸發(fā)器,五是輸出鎖存器。I/O模塊的主要功能為:一是實(shí)現(xiàn)外引腳的連接,二是匹配電路的輸入和輸出驅(qū)動(dòng)。I/O模塊會(huì)設(shè)置在芯片附近,普通的外引腳都可以實(shí)現(xiàn)編程配置,I/O模塊的應(yīng)用可以提高FPGA的靈活性,完善了FPGA。FPGA的模塊與I/O模塊的連接主要是依靠IR得以實(shí)現(xiàn),而可編程資源主要是通過不同長(zhǎng)度的連線連接在一起,一定數(shù)量的連接線組成了網(wǎng)狀的結(jié)構(gòu),分布在芯片結(jié)構(gòu)的內(nèi)部,開關(guān)矩陣可以控制連線的連接狀態(tài)。連接線分為以下幾種:一是單長(zhǎng)度線,二是雙長(zhǎng)度線。其中,單長(zhǎng)度線實(shí)際上就是連接相鄰的I/O模塊,雙長(zhǎng)度線就可以把不相鄰的I/O模塊連接在一起。

(三)FPGA的嵌入式交通信號(hào)控制器的設(shè)計(jì)方法

為了提高FPGA設(shè)計(jì)的效率,保證FPGA設(shè)計(jì)質(zhì)量,EDA設(shè)計(jì)理念被廣泛應(yīng)用于FPGA嵌入式交通信號(hào)控制器設(shè)計(jì)中,而且EDA的設(shè)計(jì)方法也在不斷做出調(diào)整和完善。EDA設(shè)計(jì)主要是應(yīng)用以下幾種技術(shù):一是計(jì)算機(jī)技術(shù),二是軟件技術(shù),以上技術(shù)可以幫助設(shè)計(jì)人員在最短的時(shí)間內(nèi)設(shè)計(jì)出滿意的作品。隨著社會(huì)的快速發(fā)展,硬件描述語(yǔ)言被發(fā)明出來(lái),為EDA設(shè)計(jì)提供了便利。EDA設(shè)計(jì)主要是采用自頂向下的設(shè)計(jì)模式,自頂向下實(shí)際上就是設(shè)計(jì)人員在開展FPGA嵌入式交通信號(hào)控制器設(shè)計(jì)之前,設(shè)計(jì)人員會(huì)從交通信號(hào)控制器的功能設(shè)計(jì)入手,然后再開展各個(gè)模塊的設(shè)計(jì),并運(yùn)用VHDL語(yǔ)言對(duì)系統(tǒng)的模塊展開描述,采用先進(jìn)的仿真技術(shù)對(duì)于交通信號(hào)控制器的功能設(shè)計(jì)進(jìn)行驗(yàn)證,如果交通信號(hào)控制器功能設(shè)計(jì)通過則進(jìn)行網(wǎng)表的設(shè)計(jì)和生成,隨后可編輯器會(huì)自動(dòng)在生成的網(wǎng)表內(nèi)布線,形成功能性電路。自頂而下的設(shè)計(jì)方法主要就是針對(duì)PLD器件設(shè)計(jì)的,設(shè)計(jì)人員可以不按照傳統(tǒng)的設(shè)計(jì)方法,也不需要考慮器件是否具備適用性,FPGA嵌入式交通信號(hào)控制器設(shè)計(jì)人員可以結(jié)合實(shí)際情況合理的選擇適合FPGA系統(tǒng)的模塊,并充分發(fā)揮出各個(gè)模塊的功能,提高FPGA嵌入式交通信號(hào)控制器設(shè)計(jì)的靈活性,保證交通信號(hào)控制器設(shè)計(jì)的合理性。相比于傳統(tǒng)的FPGA嵌入式交通信號(hào)控制器設(shè)計(jì)方法,在EDA設(shè)計(jì)系統(tǒng)內(nèi),可以應(yīng)用硬件語(yǔ)言對(duì)系統(tǒng)模塊進(jìn)行描述,這樣就省去了很多不必要的麻煩和步驟,降低了FPGA嵌入式交通信號(hào)控制器設(shè)計(jì)難度,降低能源的消耗,降低錯(cuò)誤率,縮短FPGA嵌入式交通信號(hào)控制器設(shè)計(jì)時(shí)間。硬件代碼的可移植性非常強(qiáng),而且便于保存和管理。

二、基于FPGA的嵌入式交通信號(hào)控制器的應(yīng)用

FPGA嵌入式交通信號(hào)控制器上必須具備以下幾個(gè)基礎(chǔ)性元素:一是儲(chǔ)存,二是顯示,三是通信,這樣才能實(shí)現(xiàn)交通信號(hào)的統(tǒng)一管理。因此,FPGA嵌入式交通信號(hào)控制器必須具有以下模塊:一是信號(hào)機(jī)控制模塊,二是信號(hào)驅(qū)動(dòng)模塊,三是通信模塊,四是人機(jī)交互模塊,五是數(shù)據(jù)存儲(chǔ)模塊,六是計(jì)時(shí)顯示模塊,七是時(shí)鐘模塊。信號(hào)機(jī)控制模塊主要的功能就是負(fù)責(zé)信號(hào)機(jī)傳輸信號(hào)的整理和保存,實(shí)現(xiàn)信息數(shù)據(jù)的快速傳輸,提高信息數(shù)據(jù)的利用率。計(jì)時(shí)模塊的主要功能就是保證交通信號(hào)控制器上顯示正確的時(shí)間,并對(duì)相位進(jìn)行計(jì)時(shí),這樣可以更好的提醒車輛駕駛者當(dāng)前道路的交通狀況。人機(jī)交互模塊的主要功能就是信號(hào)機(jī)上的信息數(shù)據(jù)會(huì)在第一時(shí)間傳輸?shù)浆F(xiàn)場(chǎng)工作人員的手上,方便現(xiàn)場(chǎng)工作人員開展工作。數(shù)據(jù)儲(chǔ)存模塊的功能就是保證信號(hào)機(jī)上的數(shù)據(jù)信息可以完整保存,避免數(shù)據(jù)信息的丟失,為工作人員開展工作提供數(shù)據(jù)依據(jù)。

三、結(jié)語(yǔ)

FPGA可以隨意更改設(shè)計(jì)模板,不僅可以縮短交通信號(hào)控制器的設(shè)計(jì)時(shí)間,還可以降低交通信號(hào)控制器的開發(fā)成本,提高企業(yè)的經(jīng)濟(jì)效益。隨著微電子技術(shù)的快速發(fā)展,FPGA也在不斷完善,已經(jīng)成為交通信號(hào)控制器設(shè)計(jì)的關(guān)鍵硬件。FPGA的模塊與I/O模塊的連接主要是依靠IR得以實(shí)現(xiàn),而可編程資源主要是通過不同長(zhǎng)度的連線連接在一起,一定數(shù)量的連接線組成了網(wǎng)狀的結(jié)構(gòu)。如今, EDA設(shè)計(jì)理念被廣泛應(yīng)用于FPGA嵌入式交通信號(hào)控制器設(shè)計(jì)中,而且EDA的設(shè)計(jì)方法也在不斷做出調(diào)整和完善。設(shè)計(jì)人員會(huì)從交通信號(hào)控制器的功能設(shè)計(jì)入手,然后再開展各個(gè)模塊的設(shè)計(jì),并語(yǔ)言VHDL語(yǔ)言對(duì)系統(tǒng)的模塊展開描述,采用先進(jìn)的仿真技術(shù)對(duì)于交通信號(hào)控制器的功能設(shè)計(jì)進(jìn)行驗(yàn)證。設(shè)計(jì)人員可以結(jié)合實(shí)際情況合理的選擇適合FPGA系統(tǒng)的模塊,并充分發(fā)揮出各個(gè)模塊的功能,提高FPGA嵌入式交通信號(hào)控制器設(shè)計(jì)的靈活性。

[1]楊燦?；贔PGA的交通信號(hào)控制器的研究與設(shè)計(jì)[D]。中南大學(xué),2014.

[2]劉鋼。基于FPGA的激光筆輔助教學(xué)系統(tǒng)[D]。上海交通大學(xué),2011.

[3]彭杏波?；贔PGA的交通信號(hào)模糊控制器的設(shè)計(jì)[D]。蘭州理工大學(xué),2011.

[4]曹純子。基于嵌入式系統(tǒng)的智能交通燈管理系統(tǒng)的研究[D]。山東理工大學(xué),2011.

[5]李義國(guó)。多相位智能交通信號(hào)控制器的研究[D]。西華大學(xué),2013.