大功率LED封裝界面層裂對界面?zhèn)鳠嵝阅艿挠绊懛治?/h1>
2016-02-27 06:31:00楊道國莫月珠聶要要劉東靜
電子元件與材料 2016年8期
楊道國，莫月珠，聶要要，蔡 苗，劉東靜
（桂林電子科技大學 機電工程學院，廣西 桂林 541004）
大功率LED封裝界面層裂對界面?zhèn)鳠嵝阅艿挠绊懛治?/p>
楊道國，莫月珠，聶要要，蔡 苗，劉東靜
（桂林電子科技大學 機電工程學院，廣西 桂林 541004）
對大功率LED封裝器件進行了封裝界面層裂的熱仿真分析，在芯片粘結（DA）層上構建了不同的界面層裂模型，探究了不同層裂形狀、位置及分布時界面層裂對芯片熱傳遞的影響規(guī)律。結果表明：隨著界面層裂面積的增加，LED芯片結溫以14 ℃/mm2以上的速率增大，層裂面積達到36%時，芯片最高溫度為68.68 ℃，相比無層裂時升高了9.8%；并且界面層裂處于DA層的下界面比上界面對芯片溫度分布影響更大；此外，針對同一界面的層裂缺陷，相對于邊緣位置和中心位置，封裝邊角位置的層裂對整體LED封裝熱傳輸能力的阻礙作用更明顯。
大功率LED；芯片粘結層；界面層裂；有限元分析；熱仿真；傳熱性能
發(fā)光二極管（Light Emitting Diode, LED）是一種固態(tài)半導體發(fā)光二極管，自1993年日本的中村修二運用氮化鎵（GaN）和銦氮化稼（InGaN）開發(fā)出了具有商業(yè)應用價值的藍光LED以來，LED逐步應用于各種領域，如信號通信、室內(nèi)照明、景觀照明、屏幕顯示和顯示背光等。LED具有節(jié)能，環(huán)保，高效，壽命長等一系列優(yōu)點，LED照明有可能取代傳統(tǒng)的白熾燈和鹵素燈成為第四代照明光源及綠色光源[1-3]。然而LED芯片電光轉換效率較低，只有20%～30%的輸入功率轉換成光，而其余的都被轉換為了熱量[4]。若器件熱管理方面設計不合理，熱量不能及時散失，將導致LED芯片結溫升高，降低光效、影響色溫，甚至導致器件的使用壽命縮短或永久性損壞。
芯片粘結（DA）層材料，也稱熱界面材料，不僅起到機械支撐與導電的作用，也是熱傳輸?shù)闹匾ǖ?，它能使熱量從芯片傳遞到散熱片上，所以影響著整個器件的可靠性[5-6]。大功率LED封裝器件界面層裂破壞是LED器件工作期間主要的失效形式之一。近年來，電子器件的封裝界面缺陷等問題也逐步受到國內(nèi)外學者的廣泛關注。陳穎等[7]研究了芯片粘接層的空洞對功率器件散熱特性的影響，發(fā)現(xiàn)空洞位于粘結區(qū)域四角位置時，芯片散熱情況最差。Otiaba等[8]通過三維有限元分析方法對芯片級封裝器件的熱界面材料空洞進行研究，分析了空洞結構、深度和空洞位置在熱阻和結溫上的影響。蘇喜然等[9]針對FCOB（基板倒裝焊）器件底充膠與芯片界面層裂問題進行了有限元仿真。Zhang等[10]通過有限元ANSYS軟件建立了LED封裝界面內(nèi)聚力模型，模擬了LED封裝界面層裂在熱應力作用下的擴展。盡管有關粘結層界面缺陷和界面層裂對器件可靠性影響的研究存在不少，但是大部分的研究都是關于空洞或界面層裂的擴展與應力的探究，而針對大功率LED封裝的界面?zhèn)鳠?，精確地構建DA層不同層裂面積、位置、形狀以及層裂分布情況在封裝傳熱上影響的研究報道卻很少。
本文從分析封裝界面層裂缺陷存在的不同形式對封裝傳熱性能影響的角度，展開大功率LED封裝器件的熱仿真分析。通過構建不同界面層裂缺陷模型，對LED封裝器件進行傳熱分析，對比并探討LED DA層不同位置、形狀及分布情況的界面層裂對LED芯片熱傳遞的影響規(guī)律。
1 有限元模型
1.1 模型描述
在LED實際封裝中，由于芯片與基板的形狀和型式多種多樣。本文以功率型LED封裝器件作為建模參考，建立單一芯片的LED簡化模型，模型的基本結構如圖1所示。模型主要由五部分組成，主要考慮芯片-粘接層-基板-熱界面材料-散熱器這一熱傳導路徑。首先把LED芯片通過金錫共晶合金（Au80Sn20）固晶材料粘結到金屬基板上，然后用熱界面材料將其固定于散熱器上。假設各種材料各向同性，且粘結良好。封裝結構的各組成部分尺寸及材料參數(shù)分別見表1。
圖1 COB-LED模型封裝結構Fig.1 Package structure of COB-LED model
表1 LED封裝模型各組成部分尺寸和材料屬性Tab.1 The component size and material properties of LED package model
1.2 載荷與邊界條件設定
分析中，芯片為熱源，加載方式為在芯片上加載熱生成率載荷。熱生成率定義為單位體積的熱流率。單個芯片功耗大小為1 W，由于芯片體積為0.25×109m3，發(fā)光效率為20%，所以熱生成率為3.2×10 W/m3。假定模型的環(huán)境溫度25 ℃，忽略可能存在的輻射散熱，熱量以傳導形式傳播，芯片產(chǎn)生的熱量通過基板和散熱器將生成的熱量帶走，基板和散熱器表面與空氣自然對流散熱，對流散熱系數(shù)為10 W/(m2·℃)，對模型進行穩(wěn)態(tài)熱分析。
2 結果與分析
2.1 層裂模式
在引入界面層裂前，需要對界面層裂的形狀大小、位置以及分布情況進行合適的選取。形狀上主要選取正方形和長方形兩種不同結構的層裂進行比較。為了研究方便，定義層裂率為層裂面積占DA層總面積的大小。本文引入了5種情況的層裂率，分別為4%，9%，16%，25%和36%作為研究對象。在位置的分布上，進行了兩種對比，一是對分布在同一界面上的三種不同位置進行分析，分別是層裂出現(xiàn)在中心位置、邊緣位置和邊角位置；二是對針對上述三種不同位置，分別對比層裂出現(xiàn)在DA層上界面和下界面時器件溫度變化情況。界面層裂分布在上、下界面的情況如圖2所示。最后對集中大層裂和分散小層裂進行對比。層裂隙部分設為空氣，厚度選取20 μm，熱導率為0.026 1 W/(℃·m)。
圖2 層裂出現(xiàn)在芯片粘結層（DA層）上、下界面Fig.2 Delaminations appeared in the upside and underside of the die attach layer
2.2 層裂位置分布對溫度分布的影響
2.2.1 層裂分布在同一界面的不同位置
為了精確分析層裂缺陷在同一DA界面層不同位置的傳熱影響，本文主要針對三種不同位置的比較，如圖3所示，16%的正方形界面層裂分別引入到DA層下界面的邊角位置、邊緣位置和中心位置。
圖3 層裂以正方形模式出現(xiàn)在界面的三種不同位置Fig.3 Three different positions of square delamination mode
如圖4所示，圖4（a）、（b）、（c）、（d）分別為無層裂，層裂處于邊角位置、邊緣位置和中心位置的三維芯片溫度分布圖。圖5為DA層無界面層裂的三維LED封裝模型與DA層溫度分布，從圖可見，芯片最高溫度（即結溫）為62.51 ℃，離中心溫度四周逐漸降低，DA界面層表面等溫線呈圓形分布；在垂直方向上，芯片到基板和散熱器的溫度逐漸降低。
圖4 層裂分布在不同位置的三維芯片溫度分布Fig.4 The temperature distributions of three dimensional chips with delamination at different locations
圖5 DA層無界面層裂的三維LED封裝模型與DA層的溫度分布Fig.5 Three dimensional LED package model with non-delamination and temperature distribution of die attach
層裂邊長與溫度關系見圖6，從圖中曲線增長情況可見，當層裂邊長小于0.2 mm時，芯片最高結溫升高幅度較?。浑S著層裂邊長不斷增大，處于邊角位置的層裂相比其他兩個位置的芯片結溫增幅更大。其中，當層裂邊長達到0.5 mm時，處于邊角位置的層裂的芯片最高溫度為66.76 ℃，相比最初無界面層裂升高了6.8%。而相同層裂邊長條件下，層裂處于邊緣和中心位置，芯片結溫分別升高2.9%和1.2%。由此可見，相同層裂大小時，分布在邊角位置的層裂對芯片的結溫影響最大，邊緣位置次之，中心位置影響最小。文獻[11]和文獻[12]分別指出，拐角空洞對芯片最高溫度影響最大，其次是中心空洞；分布在粘結層邊緣的大空洞比中心和其他位置的大空洞對熱阻升高貢獻更大，本文結論與其試驗結果一致。
圖6 正方形層裂分布在不同位置Fig.6 Square delamination distribution in different locations
2.2.2 層裂分布在DA層的不同界面
如前文分析表明，對于同一界面處三種不同層裂的分布，處于邊角位置的層裂對芯片溫度分布影響最大。因此，本節(jié)針對出現(xiàn)在邊角位置的正方形層裂，對比分析分布在DA層上、下兩個不同界面的層裂對界面的熱傳遞影響。
如圖7所示，隨著界面層裂面積的增加，LED芯片結溫與之呈正比例增長，以14 ℃/mm2以上的速率逐漸增大，特別是當層裂缺陷處于DA層的下界面時。當層裂處于粘結層上界面且層裂面積為25%時，LED芯片最高溫度約為65.94 ℃，相對于無層裂情況芯片溫度升高了3.4%。然而，當層裂處于DA層下界面且具相同層裂面積時，LED芯片最高溫度約為66.76 ℃，相對層裂出現(xiàn)在粘結層上界面提高了1.2%?？梢?，同等大小的層裂分別出現(xiàn)于DA層下界面和上界面時，下界面的層裂會比上界面對芯片溫升的危害性更大。因此，為提高器件的熱可靠性，應盡可能地減少DA層下界面的層裂缺陷。
圖7 層裂分布在粘結層上下界面的芯片最高溫度Fig.7 The highest temperature of chipwahen the delaminations distribute in the upper and lower inter face of die attach layer
2.3 層裂形狀對溫度分布的影響
為了簡化分析，本節(jié)在DA層的邊角位置引入兩種規(guī)則的且具有相同面積的層裂模型，即正方形層裂和長方形層裂作為研究對象，如圖8所示，16%的正方形和長方形層裂分別布置在邊角位置。由前文可知，層裂位于下界面的邊角位置對芯片結溫的影響最大，所以本節(jié)主要比較不同形狀的界面層裂位于DA層下界面對芯片最高溫度的影響。正方形層裂面積分別選取4%，9%，16%，25%和36%。由于長方形的面積屬性問題，為了便于將其與相同面積的正方形層裂比較，長方形層裂面積對應選取4%（0.1×0.4），9%（0.1×0.9），16%（0.2×0.8），25.2%（0.3×0.84）和36%（0.4×0.9）作為模型研究對象。
圖8 正方形和長方形層裂分布在邊角位置Fig.8 The distributions of square and rectangular delamination in the corner of die attaches
不同層裂形狀對溫度的影響見圖9，不論是正方形層裂還是長方形層裂，芯片最高溫度隨著層裂面積線性增大，正方形層裂以17.27 ℃/mm2的速率增長，而長方形層裂則以16.50 ℃/mm2的速率增長。由此可見，具有相同層裂面積且分布于同一位置的正方形層裂比長方形層裂對散熱的阻礙性更大。因此，不同形狀的界面層裂對芯片結溫也有不同的影響，與長方形層裂相比，正方形層裂對芯片傳熱影響更大。正方形層裂應該受到更大的關注。
圖9 粘結層下界面不同層裂形狀對芯片結溫分布的影響Fig.9 Effect of different delamination shape on the temperature distribution of the chip
2.4 集中層裂與分散層裂對溫度分布的影響
為了便于定量地比較集中層裂與分散層裂對溫度分布的影響，選取形狀規(guī)則的正方形層裂，分布在邊角位置。對于單個大層裂，層裂面積分別選取4%，16%和36%。在相同層裂面積下，分散型小層裂選取4個均勻分布在邊角位置的層裂。如圖10所示，其中圖10（a）、（b）、（c）分別為4%，16%和36%層裂面積的集中層裂與分散層裂示意圖。
圖10 正方形邊角位置的集中層裂與分散層裂Fig.10 The concentrations and dispersions of delaminations
集中與分散層裂對溫度的影響見圖11，分散層裂對芯片結溫的影響是先減少后增加，相比于集中層裂，分散層裂對芯片最高溫度的增長比較緩慢；集中層裂則是隨著層裂面積的增大，芯片最高溫度快速升高。當層裂面積為36%的正方形集中層裂時，芯片最高溫升為68.68 ℃，相比無層裂時溫度升高了約9.8%，而對應的分散層裂，芯片最高溫度為65.35 ℃，相比無層裂時引起溫升只有4.5%。由此可見，與分散層裂相比，集中層裂引起更大的芯片結溫溫升，因此，在提高器件的熱可靠性等方面，更應該避免集中層裂的產(chǎn)生。文獻[13]中指出，在LED封裝中，較低的空洞率顯示了較低的結溫，同理，芯片結溫隨粘結層的空洞率增加會有明顯上升，而且在文獻[12]中表明，單個大空洞對器件結溫和熱阻升高的影響遠大于相同空洞率的離散小空洞，其仿真結果與本節(jié)結論一致。
圖11 集中層裂與分散層裂對結溫的影響Fig.11 Effect of concentration and dispersion delamination on junction temperature
3 結論
本文針對大功率LED封裝DA層的界面層裂失效引起的封裝傳熱性能退化問題，采用有限元熱仿真分析，探索層裂形狀、位置及分布情況對封裝結構熱傳遞過程的影響規(guī)律。結果表明：1）隨著界面層裂面積的增加，LED芯片結溫以14 ℃/mm2以上的速率增大，且在DA層內(nèi)，遠離中心位置，芯片溫度逐漸降低；2）DA層外邊緣，層裂對結溫影響復雜，相對于邊緣位置和中心位置，相同面積的界面層裂時，封裝邊角位置的層裂對整體LED封裝熱傳輸能力的阻礙作用更明顯；3）針對同一界面的層裂缺陷，下界面出現(xiàn)的層裂會比上界面出現(xiàn)的層裂對界面熱量的傳遞阻礙性更大。此外，對比相同面積的分散小層裂，單個大層裂缺陷對LED芯片結溫的影響更大?？梢?，LED封裝層裂對結溫、熱阻等熱參數(shù)的影響，不能僅靠層裂的大小來衡量，還需考慮層裂位置、形狀和分布情況等因素，特別要注意DA層下界面的層裂。在大功率LED封裝的熱設計過程中，為提高器件的熱可靠性，應可能地減少DA層下界面邊角處和邊緣處的層裂缺陷。
[1] 蘇永道, 吉愛. LED封裝技術 [M]. 上海: 上海交通大學出版社, 2010: 2-7.
[2] 崔元日, 潘蘇予. 第四代照明光源——白光LED [J]. 燈與照明, 2004 (2): 31-34.
[3] TAN L, LI J, WANG K, et al. Effects of defects on the thermal and optical performance of high-brightness light-emitting diodes [J]. Electron Packg Manuf, 2009, (4): 233-240.
[4] HE F, CHEN Q, LIU J, et al. Thermal analysis of COB array soldered on heat sink [J]. Int Commun Heat Mass Trans, 2014, 59: 55-60.
[5] YAN X, FENG S, SHI D, et al. Degradation of the die attach layer in chip-on-board packaged light-emitting diodes during temperature cycling[C]// International Conference on Electronic Packaging Technology. Changsha, China: The Conference Organizer, 2015: 980-984.
[6] ZHANG G, FENG S, ZHU H, et al. Determination of thermal fatigue delamination of die attach materials for high-brightness LEDs [J]. Photon Technol Lett, 2012, 24(5): 398-400.
[7] 陳穎, 孫博, 謝勁松, 等. 芯片粘接空洞對功率器件散熱特性的影響[J]. 半導體技術, 2007, 32(10): 859-862.
[8] OTIABA K C, BHATTI R S, EKERE N N, et al. Numerical study on thermal impacts of different void patterns on performance of chip-scale packaged power device [J]. Microelectron Reliab, 2012, 52(7): 1409-1419.
[9] 蘇喜然, 楊道國, 趙鵬, 等. FCOB器件在熱循環(huán)載荷下的界面層裂研究 [J]. 電子元件與材料, 2008, 27(1): 62-64.
[10] ZHANG B, YANG D. Delamination modeling in LED package by cohesive zone method [C]// International Conference on Electronic Packaging Technology. Dalian, China: The Conference Organizer, 2013: 1217-1221.
[11] 謝鑫鵬, 畢向東, 胡俊, 等. 空洞對功率芯片粘貼焊層熱可靠性影響的分析 [J]. 半導體技術, 2009, 34(10): 960-964.
[12]吳昊, 陳銘, 高立明, 等. 粘結層空洞對功率器件封裝熱阻的影響[J].半導體光電, 2013, 34(2): 226.
[13] LIU Y, LEUNG S Y, ZHAO J, et al. Thermal and mechanical effects of voids within flip chip soldering in LED packages[J]. Microelectron Reliab, 2014, 54(9): 2028-2033.
（編輯：陳渝生）
Effect of interface delamination on heat transfer performance of high power LED package
YANG Daoguo, MO Yuezhu, NIE Yaoyao, CAI Miao, LIU Dongjing
(School of Mechanism and Electrical Engineering, Guilin University of Electronic Technology, Guilin 541004, Guangxi Zhuang Autonomous Region, China)
Thermal simulation analysis of interface delamination of high power LED package device was carried out. Different interface delamination models were constructed on die attach layer, and influences of the different shapes, positions and distributions of delamination on heat transfer of the chip were explored. The results show that with the increase of interface delamination area, the junction temperature in LED chip increases with the rate of more than 14 ℃/mm2. When the delamination area is 36%, the maximum temperature of the chip is 68.68 ℃, which is 9.8% higher than that of the non-delamination interface. In addition, temperature distribution of the chip whose delamination occurs at the underside (die attach-to-metal substrate interface) of the die attach layer is larger than that of the upside (chip-to-die attach interface). For the same interface, that delamination occurs at edge angle position is more harmful for blocking heat transfer in the overall LED package than that at the edge position and the center position.
high power LED; die attach layer; interface delamination; finite element analysis; thermal simulation; heat transfer performance
10.14106/j.cnki.1001-2028.2016.08.018
TN604
:A
:1001-2028（2016）08-0076-05
2016-06-22
：蔡苗
國家自然科學基金資助（No. 51366003）；廣西研究生教育創(chuàng)新計劃資助（No. YCBZ2015037）；廣西中青年教師基礎能力提升項目資助（No. KY2016YB148)
蔡苗（1981-），男，廣西玉林人，助理研究員，主要從事微電子封裝可靠性方面研究，E-mail: caimiao105@163.com；莫月珠（1990-），女，廣東陽江人，研究生，研究方向為微電子封裝可靠性，E-mail:moyezhi747@163.com 。
時間：2016-08-03 22:36
： http://www.cnki.net/kcms/detail/51.1241.TN.20160803.2236.018.html
猜你喜歡
應用旋轉的性質(zhì)求邊角初中生學習指導·提升版(2022年4期)2022-05-11 09:40:46 邊角雙核互相轉，環(huán)環(huán)相扣不變心——解三角形經(jīng)典題突破中學生數(shù)理化(高中版.高考數(shù)學)(2022年1期)2022-04-26 14:09:30 公交車逃生窗為什么要砸邊角處閱讀(科學探秘)(2021年10期)2021-03-08 10:16:50 采用RBF神經(jīng)網(wǎng)絡與光譜參數(shù)的LED結溫預測軟件導刊(2018年8期)2018-10-29 11:09:14 基于Simulink的IGBT模塊的結溫計算常州工學院學報(2018年3期)2018-09-11 08:16:48 別樣風景“邊邊角”中學生數(shù)理化·七年級數(shù)學人教版(2017年9期)2017-12-20 08:12:25 空洞的眼神故事作文·高年級(2017年2期)2017-03-01 13:03:27 基于驅(qū)動電流切變的大電流下LED正向電壓-結溫關系檢測方法貴州大學學報(自然科學版)(2016年2期)2016-09-24 06:27:52 用事實說話勝過空洞的說教——以教育類報道為例新聞傳播(2015年20期)2015-07-18 11:06:46 雙饋風電機組變流器IGBT結溫計算與穩(wěn)態(tài)分析電機與控制學報(2015年8期)2015-06-27 05:50:58
楊道國，莫月珠，聶要要，蔡 苗，劉東靜
（桂林電子科技大學 機電工程學院，廣西 桂林 541004）
大功率LED封裝界面層裂對界面?zhèn)鳠嵝阅艿挠绊懛治?/p>
楊道國，莫月珠，聶要要，蔡 苗，劉東靜
（桂林電子科技大學 機電工程學院，廣西 桂林 541004）
對大功率LED封裝器件進行了封裝界面層裂的熱仿真分析，在芯片粘結（DA）層上構建了不同的界面層裂模型，探究了不同層裂形狀、位置及分布時界面層裂對芯片熱傳遞的影響規(guī)律。結果表明：隨著界面層裂面積的增加，LED芯片結溫以14 ℃/mm2以上的速率增大，層裂面積達到36%時，芯片最高溫度為68.68 ℃，相比無層裂時升高了9.8%；并且界面層裂處于DA層的下界面比上界面對芯片溫度分布影響更大；此外，針對同一界面的層裂缺陷，相對于邊緣位置和中心位置，封裝邊角位置的層裂對整體LED封裝熱傳輸能力的阻礙作用更明顯。
大功率LED；芯片粘結層；界面層裂；有限元分析；熱仿真；傳熱性能
發(fā)光二極管（Light Emitting Diode, LED）是一種固態(tài)半導體發(fā)光二極管，自1993年日本的中村修二運用氮化鎵（GaN）和銦氮化稼（InGaN）開發(fā)出了具有商業(yè)應用價值的藍光LED以來，LED逐步應用于各種領域，如信號通信、室內(nèi)照明、景觀照明、屏幕顯示和顯示背光等。LED具有節(jié)能，環(huán)保，高效，壽命長等一系列優(yōu)點，LED照明有可能取代傳統(tǒng)的白熾燈和鹵素燈成為第四代照明光源及綠色光源[1-3]。然而LED芯片電光轉換效率較低，只有20%～30%的輸入功率轉換成光，而其余的都被轉換為了熱量[4]。若器件熱管理方面設計不合理，熱量不能及時散失，將導致LED芯片結溫升高，降低光效、影響色溫，甚至導致器件的使用壽命縮短或永久性損壞。
芯片粘結（DA）層材料，也稱熱界面材料，不僅起到機械支撐與導電的作用，也是熱傳輸?shù)闹匾ǖ?，它能使熱量從芯片傳遞到散熱片上，所以影響著整個器件的可靠性[5-6]。大功率LED封裝器件界面層裂破壞是LED器件工作期間主要的失效形式之一。近年來，電子器件的封裝界面缺陷等問題也逐步受到國內(nèi)外學者的廣泛關注。陳穎等[7]研究了芯片粘接層的空洞對功率器件散熱特性的影響，發(fā)現(xiàn)空洞位于粘結區(qū)域四角位置時，芯片散熱情況最差。Otiaba等[8]通過三維有限元分析方法對芯片級封裝器件的熱界面材料空洞進行研究，分析了空洞結構、深度和空洞位置在熱阻和結溫上的影響。蘇喜然等[9]針對FCOB（基板倒裝焊）器件底充膠與芯片界面層裂問題進行了有限元仿真。Zhang等[10]通過有限元ANSYS軟件建立了LED封裝界面內(nèi)聚力模型，模擬了LED封裝界面層裂在熱應力作用下的擴展。盡管有關粘結層界面缺陷和界面層裂對器件可靠性影響的研究存在不少，但是大部分的研究都是關于空洞或界面層裂的擴展與應力的探究，而針對大功率LED封裝的界面?zhèn)鳠?，精確地構建DA層不同層裂面積、位置、形狀以及層裂分布情況在封裝傳熱上影響的研究報道卻很少。
本文從分析封裝界面層裂缺陷存在的不同形式對封裝傳熱性能影響的角度，展開大功率LED封裝器件的熱仿真分析。通過構建不同界面層裂缺陷模型，對LED封裝器件進行傳熱分析，對比并探討LED DA層不同位置、形狀及分布情況的界面層裂對LED芯片熱傳遞的影響規(guī)律。
1 有限元模型
1.1 模型描述
在LED實際封裝中，由于芯片與基板的形狀和型式多種多樣。本文以功率型LED封裝器件作為建模參考，建立單一芯片的LED簡化模型，模型的基本結構如圖1所示。模型主要由五部分組成，主要考慮芯片-粘接層-基板-熱界面材料-散熱器這一熱傳導路徑。首先把LED芯片通過金錫共晶合金（Au80Sn20）固晶材料粘結到金屬基板上，然后用熱界面材料將其固定于散熱器上。假設各種材料各向同性，且粘結良好。封裝結構的各組成部分尺寸及材料參數(shù)分別見表1。
圖1 COB-LED模型封裝結構Fig.1 Package structure of COB-LED model
表1 LED封裝模型各組成部分尺寸和材料屬性Tab.1 The component size and material properties of LED package model
1.2 載荷與邊界條件設定
分析中，芯片為熱源，加載方式為在芯片上加載熱生成率載荷。熱生成率定義為單位體積的熱流率。單個芯片功耗大小為1 W，由于芯片體積為0.25×109m3，發(fā)光效率為20%，所以熱生成率為3.2×10 W/m3。假定模型的環(huán)境溫度25 ℃，忽略可能存在的輻射散熱，熱量以傳導形式傳播，芯片產(chǎn)生的熱量通過基板和散熱器將生成的熱量帶走，基板和散熱器表面與空氣自然對流散熱，對流散熱系數(shù)為10 W/(m2·℃)，對模型進行穩(wěn)態(tài)熱分析。
2 結果與分析
2.1 層裂模式
在引入界面層裂前，需要對界面層裂的形狀大小、位置以及分布情況進行合適的選取。形狀上主要選取正方形和長方形兩種不同結構的層裂進行比較。為了研究方便，定義層裂率為層裂面積占DA層總面積的大小。本文引入了5種情況的層裂率，分別為4%，9%，16%，25%和36%作為研究對象。在位置的分布上，進行了兩種對比，一是對分布在同一界面上的三種不同位置進行分析，分別是層裂出現(xiàn)在中心位置、邊緣位置和邊角位置；二是對針對上述三種不同位置，分別對比層裂出現(xiàn)在DA層上界面和下界面時器件溫度變化情況。界面層裂分布在上、下界面的情況如圖2所示。最后對集中大層裂和分散小層裂進行對比。層裂隙部分設為空氣，厚度選取20 μm，熱導率為0.026 1 W/(℃·m)。
圖2 層裂出現(xiàn)在芯片粘結層（DA層）上、下界面Fig.2 Delaminations appeared in the upside and underside of the die attach layer
2.2 層裂位置分布對溫度分布的影響
2.2.1 層裂分布在同一界面的不同位置
為了精確分析層裂缺陷在同一DA界面層不同位置的傳熱影響，本文主要針對三種不同位置的比較，如圖3所示，16%的正方形界面層裂分別引入到DA層下界面的邊角位置、邊緣位置和中心位置。
圖3 層裂以正方形模式出現(xiàn)在界面的三種不同位置Fig.3 Three different positions of square delamination mode
如圖4所示，圖4（a）、（b）、（c）、（d）分別為無層裂，層裂處于邊角位置、邊緣位置和中心位置的三維芯片溫度分布圖。圖5為DA層無界面層裂的三維LED封裝模型與DA層溫度分布，從圖可見，芯片最高溫度（即結溫）為62.51 ℃，離中心溫度四周逐漸降低，DA界面層表面等溫線呈圓形分布；在垂直方向上，芯片到基板和散熱器的溫度逐漸降低。
圖4 層裂分布在不同位置的三維芯片溫度分布Fig.4 The temperature distributions of three dimensional chips with delamination at different locations
圖5 DA層無界面層裂的三維LED封裝模型與DA層的溫度分布Fig.5 Three dimensional LED package model with non-delamination and temperature distribution of die attach
層裂邊長與溫度關系見圖6，從圖中曲線增長情況可見，當層裂邊長小于0.2 mm時，芯片最高結溫升高幅度較?。浑S著層裂邊長不斷增大，處于邊角位置的層裂相比其他兩個位置的芯片結溫增幅更大。其中，當層裂邊長達到0.5 mm時，處于邊角位置的層裂的芯片最高溫度為66.76 ℃，相比最初無界面層裂升高了6.8%。而相同層裂邊長條件下，層裂處于邊緣和中心位置，芯片結溫分別升高2.9%和1.2%。由此可見，相同層裂大小時，分布在邊角位置的層裂對芯片的結溫影響最大，邊緣位置次之，中心位置影響最小。文獻[11]和文獻[12]分別指出，拐角空洞對芯片最高溫度影響最大，其次是中心空洞；分布在粘結層邊緣的大空洞比中心和其他位置的大空洞對熱阻升高貢獻更大，本文結論與其試驗結果一致。
圖6 正方形層裂分布在不同位置Fig.6 Square delamination distribution in different locations
2.2.2 層裂分布在DA層的不同界面
如前文分析表明，對于同一界面處三種不同層裂的分布，處于邊角位置的層裂對芯片溫度分布影響最大。因此，本節(jié)針對出現(xiàn)在邊角位置的正方形層裂，對比分析分布在DA層上、下兩個不同界面的層裂對界面的熱傳遞影響。
如圖7所示，隨著界面層裂面積的增加，LED芯片結溫與之呈正比例增長，以14 ℃/mm2以上的速率逐漸增大，特別是當層裂缺陷處于DA層的下界面時。當層裂處于粘結層上界面且層裂面積為25%時，LED芯片最高溫度約為65.94 ℃，相對于無層裂情況芯片溫度升高了3.4%。然而，當層裂處于DA層下界面且具相同層裂面積時，LED芯片最高溫度約為66.76 ℃，相對層裂出現(xiàn)在粘結層上界面提高了1.2%?？梢?，同等大小的層裂分別出現(xiàn)于DA層下界面和上界面時，下界面的層裂會比上界面對芯片溫升的危害性更大。因此，為提高器件的熱可靠性，應盡可能地減少DA層下界面的層裂缺陷。
圖7 層裂分布在粘結層上下界面的芯片最高溫度Fig.7 The highest temperature of chipwahen the delaminations distribute in the upper and lower inter face of die attach layer
2.3 層裂形狀對溫度分布的影響
為了簡化分析，本節(jié)在DA層的邊角位置引入兩種規(guī)則的且具有相同面積的層裂模型，即正方形層裂和長方形層裂作為研究對象，如圖8所示，16%的正方形和長方形層裂分別布置在邊角位置。由前文可知，層裂位于下界面的邊角位置對芯片結溫的影響最大，所以本節(jié)主要比較不同形狀的界面層裂位于DA層下界面對芯片最高溫度的影響。正方形層裂面積分別選取4%，9%，16%，25%和36%。由于長方形的面積屬性問題，為了便于將其與相同面積的正方形層裂比較，長方形層裂面積對應選取4%（0.1×0.4），9%（0.1×0.9），16%（0.2×0.8），25.2%（0.3×0.84）和36%（0.4×0.9）作為模型研究對象。
圖8 正方形和長方形層裂分布在邊角位置Fig.8 The distributions of square and rectangular delamination in the corner of die attaches
不同層裂形狀對溫度的影響見圖9，不論是正方形層裂還是長方形層裂，芯片最高溫度隨著層裂面積線性增大，正方形層裂以17.27 ℃/mm2的速率增長，而長方形層裂則以16.50 ℃/mm2的速率增長。由此可見，具有相同層裂面積且分布于同一位置的正方形層裂比長方形層裂對散熱的阻礙性更大。因此，不同形狀的界面層裂對芯片結溫也有不同的影響，與長方形層裂相比，正方形層裂對芯片傳熱影響更大。正方形層裂應該受到更大的關注。
圖9 粘結層下界面不同層裂形狀對芯片結溫分布的影響Fig.9 Effect of different delamination shape on the temperature distribution of the chip
2.4 集中層裂與分散層裂對溫度分布的影響
為了便于定量地比較集中層裂與分散層裂對溫度分布的影響，選取形狀規(guī)則的正方形層裂，分布在邊角位置。對于單個大層裂，層裂面積分別選取4%，16%和36%。在相同層裂面積下，分散型小層裂選取4個均勻分布在邊角位置的層裂。如圖10所示，其中圖10（a）、（b）、（c）分別為4%，16%和36%層裂面積的集中層裂與分散層裂示意圖。
圖10 正方形邊角位置的集中層裂與分散層裂Fig.10 The concentrations and dispersions of delaminations
集中與分散層裂對溫度的影響見圖11，分散層裂對芯片結溫的影響是先減少后增加，相比于集中層裂，分散層裂對芯片最高溫度的增長比較緩慢；集中層裂則是隨著層裂面積的增大，芯片最高溫度快速升高。當層裂面積為36%的正方形集中層裂時，芯片最高溫升為68.68 ℃，相比無層裂時溫度升高了約9.8%，而對應的分散層裂，芯片最高溫度為65.35 ℃，相比無層裂時引起溫升只有4.5%。由此可見，與分散層裂相比，集中層裂引起更大的芯片結溫溫升，因此，在提高器件的熱可靠性等方面，更應該避免集中層裂的產(chǎn)生。文獻[13]中指出，在LED封裝中，較低的空洞率顯示了較低的結溫，同理，芯片結溫隨粘結層的空洞率增加會有明顯上升，而且在文獻[12]中表明，單個大空洞對器件結溫和熱阻升高的影響遠大于相同空洞率的離散小空洞，其仿真結果與本節(jié)結論一致。
圖11 集中層裂與分散層裂對結溫的影響Fig.11 Effect of concentration and dispersion delamination on junction temperature
3 結論
本文針對大功率LED封裝DA層的界面層裂失效引起的封裝傳熱性能退化問題，采用有限元熱仿真分析，探索層裂形狀、位置及分布情況對封裝結構熱傳遞過程的影響規(guī)律。結果表明：1）隨著界面層裂面積的增加，LED芯片結溫以14 ℃/mm2以上的速率增大，且在DA層內(nèi)，遠離中心位置，芯片溫度逐漸降低；2）DA層外邊緣，層裂對結溫影響復雜，相對于邊緣位置和中心位置，相同面積的界面層裂時，封裝邊角位置的層裂對整體LED封裝熱傳輸能力的阻礙作用更明顯；3）針對同一界面的層裂缺陷，下界面出現(xiàn)的層裂會比上界面出現(xiàn)的層裂對界面熱量的傳遞阻礙性更大。此外，對比相同面積的分散小層裂，單個大層裂缺陷對LED芯片結溫的影響更大?？梢?，LED封裝層裂對結溫、熱阻等熱參數(shù)的影響，不能僅靠層裂的大小來衡量，還需考慮層裂位置、形狀和分布情況等因素，特別要注意DA層下界面的層裂。在大功率LED封裝的熱設計過程中，為提高器件的熱可靠性，應可能地減少DA層下界面邊角處和邊緣處的層裂缺陷。
[1] 蘇永道, 吉愛. LED封裝技術 [M]. 上海: 上海交通大學出版社, 2010: 2-7.
[2] 崔元日, 潘蘇予. 第四代照明光源——白光LED [J]. 燈與照明, 2004 (2): 31-34.
[3] TAN L, LI J, WANG K, et al. Effects of defects on the thermal and optical performance of high-brightness light-emitting diodes [J]. Electron Packg Manuf, 2009, (4): 233-240.
[4] HE F, CHEN Q, LIU J, et al. Thermal analysis of COB array soldered on heat sink [J]. Int Commun Heat Mass Trans, 2014, 59: 55-60.
[5] YAN X, FENG S, SHI D, et al. Degradation of the die attach layer in chip-on-board packaged light-emitting diodes during temperature cycling[C]// International Conference on Electronic Packaging Technology. Changsha, China: The Conference Organizer, 2015: 980-984.
[6] ZHANG G, FENG S, ZHU H, et al. Determination of thermal fatigue delamination of die attach materials for high-brightness LEDs [J]. Photon Technol Lett, 2012, 24(5): 398-400.
[7] 陳穎, 孫博, 謝勁松, 等. 芯片粘接空洞對功率器件散熱特性的影響[J]. 半導體技術, 2007, 32(10): 859-862.
[8] OTIABA K C, BHATTI R S, EKERE N N, et al. Numerical study on thermal impacts of different void patterns on performance of chip-scale packaged power device [J]. Microelectron Reliab, 2012, 52(7): 1409-1419.
[9] 蘇喜然, 楊道國, 趙鵬, 等. FCOB器件在熱循環(huán)載荷下的界面層裂研究 [J]. 電子元件與材料, 2008, 27(1): 62-64.
[10] ZHANG B, YANG D. Delamination modeling in LED package by cohesive zone method [C]// International Conference on Electronic Packaging Technology. Dalian, China: The Conference Organizer, 2013: 1217-1221.
[11] 謝鑫鵬, 畢向東, 胡俊, 等. 空洞對功率芯片粘貼焊層熱可靠性影響的分析 [J]. 半導體技術, 2009, 34(10): 960-964.
[12]吳昊, 陳銘, 高立明, 等. 粘結層空洞對功率器件封裝熱阻的影響[J].半導體光電, 2013, 34(2): 226.
[13] LIU Y, LEUNG S Y, ZHAO J, et al. Thermal and mechanical effects of voids within flip chip soldering in LED packages[J]. Microelectron Reliab, 2014, 54(9): 2028-2033.
（編輯：陳渝生）
Effect of interface delamination on heat transfer performance of high power LED package
YANG Daoguo, MO Yuezhu, NIE Yaoyao, CAI Miao, LIU Dongjing
(School of Mechanism and Electrical Engineering, Guilin University of Electronic Technology, Guilin 541004, Guangxi Zhuang Autonomous Region, China)
Thermal simulation analysis of interface delamination of high power LED package device was carried out. Different interface delamination models were constructed on die attach layer, and influences of the different shapes, positions and distributions of delamination on heat transfer of the chip were explored. The results show that with the increase of interface delamination area, the junction temperature in LED chip increases with the rate of more than 14 ℃/mm2. When the delamination area is 36%, the maximum temperature of the chip is 68.68 ℃, which is 9.8% higher than that of the non-delamination interface. In addition, temperature distribution of the chip whose delamination occurs at the underside (die attach-to-metal substrate interface) of the die attach layer is larger than that of the upside (chip-to-die attach interface). For the same interface, that delamination occurs at edge angle position is more harmful for blocking heat transfer in the overall LED package than that at the edge position and the center position.
high power LED; die attach layer; interface delamination; finite element analysis; thermal simulation; heat transfer performance
10.14106/j.cnki.1001-2028.2016.08.018
TN604
:A
:1001-2028（2016）08-0076-05
2016-06-22
：蔡苗
國家自然科學基金資助（No. 51366003）；廣西研究生教育創(chuàng)新計劃資助（No. YCBZ2015037）；廣西中青年教師基礎能力提升項目資助（No. KY2016YB148)
蔡苗（1981-），男，廣西玉林人，助理研究員，主要從事微電子封裝可靠性方面研究，E-mail: caimiao105@163.com；莫月珠（1990-），女，廣東陽江人，研究生，研究方向為微電子封裝可靠性，E-mail:moyezhi747@163.com 。
時間：2016-08-03 22:36
： http://www.cnki.net/kcms/detail/51.1241.TN.20160803.2236.018.html
猜你喜歡
初中生學習指導·提升版(2022年4期)2022-05-11 09:40:46
中學生數(shù)理化(高中版.高考數(shù)學)(2022年1期)2022-04-26 14:09:30
閱讀(科學探秘)(2021年10期)2021-03-08 10:16:50
軟件導刊(2018年8期)2018-10-29 11:09:14
常州工學院學報(2018年3期)2018-09-11 08:16:48
中學生數(shù)理化·七年級數(shù)學人教版(2017年9期)2017-12-20 08:12:25
故事作文·高年級(2017年2期)2017-03-01 13:03:27
貴州大學學報(自然科學版)(2016年2期)2016-09-24 06:27:52
新聞傳播(2015年20期)2015-07-18 11:06:46
電機與控制學報(2015年8期)2015-06-27 05:50:58
