1394總線(xiàn)物理層芯片虛擬驗(yàn)證關(guān)鍵技術(shù)研究

徐文進(jìn)，田 澤，鄭新建，樓曉強(qiáng)

(1.中航工業(yè)西安航空計(jì)算技術(shù)研究所;2.集成電路與微系統(tǒng)設(shè)計(jì)航空科技重點(diǎn)實(shí)驗(yàn)室，陜西 西安 710068)

1394總線(xiàn)物理層芯片虛擬驗(yàn)證關(guān)鍵技術(shù)研究

徐文進(jìn)1，2，田 澤1，2，鄭新建1，2，樓曉強(qiáng)1，2

(1.中航工業(yè)西安航空計(jì)算技術(shù)研究所;2.集成電路與微系統(tǒng)設(shè)計(jì)航空科技重點(diǎn)實(shí)驗(yàn)室，陜西 西安 710068)

1394總線(xiàn)支持等時(shí)和異步流傳輸事務(wù)，具有確定性帶寬、實(shí)時(shí)數(shù)據(jù)傳輸、拓?fù)潇`活等特點(diǎn)，滿(mǎn)足航空電子系統(tǒng)對(duì)總線(xiàn)帶寬、實(shí)時(shí)性、容錯(cuò)和可靠性等方面的要求。物理層芯片是1394總線(xiàn)網(wǎng)絡(luò)的核心器件，在研制過(guò)程中能否對(duì)其進(jìn)行充分驗(yàn)證，是直接影響其投片成功的關(guān)鍵因素之一。文中通過(guò)對(duì)1394總線(xiàn)物理層芯片進(jìn)行功能分析，描述了芯片的驗(yàn)證策略，提出了一種虛擬驗(yàn)證平臺(tái)搭建的關(guān)鍵技術(shù)。該驗(yàn)證平臺(tái)具有高效率、靈活等特點(diǎn)。通過(guò)對(duì)數(shù)字邏輯的驗(yàn)證實(shí)施，可以極大地縮短驗(yàn)證時(shí)間，提高驗(yàn)證效率，節(jié)省驗(yàn)證人力，并對(duì)后續(xù)1394總線(xiàn)相關(guān)產(chǎn)品的開(kāi)發(fā)具有一定參考價(jià)值。

1394；PHY；驗(yàn)證平臺(tái)，驗(yàn)證模型

1 概 述

1394總線(xiàn)支持等時(shí)和異步流傳輸事務(wù)，具有確定性帶寬、實(shí)時(shí)數(shù)據(jù)傳輸、拓?fù)潇`活等特點(diǎn)，滿(mǎn)足航空電子系統(tǒng)對(duì)總線(xiàn)帶寬、實(shí)時(shí)性、容錯(cuò)和可靠性等方面的要求。1394總線(xiàn)物理層芯片(以下簡(jiǎn)稱(chēng)PHY芯片)實(shí)現(xiàn)了IEEE1394物理層協(xié)議定義的全部功能，為1394總線(xiàn)的傳輸提供實(shí)際接口和物理介質(zhì)，主要功能包括數(shù)據(jù)的發(fā)送和接收、總線(xiàn)仲裁以及提供電氣接口[1]。其結(jié)構(gòu)框圖如圖1所示。

圖1 1394總線(xiàn)物理層芯片結(jié)構(gòu)框圖

虛擬平臺(tái)驗(yàn)證是芯片驗(yàn)證的常用手段。文中結(jié)合PHY芯片設(shè)計(jì)項(xiàng)目，著重描述了虛擬驗(yàn)證的驗(yàn)證策劃、驗(yàn)證平臺(tái)搭建以及驗(yàn)證實(shí)施等關(guān)鍵技術(shù)及實(shí)施過(guò)程[2]。

2 驗(yàn)證策劃

驗(yàn)證策劃是驗(yàn)證工作的基礎(chǔ)，在驗(yàn)證策劃中應(yīng)該詳細(xì)列出所要驗(yàn)證的功能，以確保設(shè)計(jì)規(guī)范得到滿(mǎn)足[3]。PHY芯片的驗(yàn)證策劃是在芯片功能分析的基礎(chǔ)上，所有功能點(diǎn)在虛擬驗(yàn)證階段得到充分驗(yàn)證。PHY芯片的虛擬驗(yàn)證主要使用verilog HDL語(yǔ)言，開(kāi)發(fā)testbench和testcase給設(shè)計(jì)施加激勵(lì)并觀(guān)察其響應(yīng)來(lái)進(jìn)行。

2.1 PHY功能分析

根據(jù)IEEE1394對(duì)物理層協(xié)議的定義，PHY芯片主要實(shí)現(xiàn)了tone檢測(cè)、速度協(xié)商、同步、拓?fù)浣?、環(huán)檢測(cè)、端口低功耗模式、仲裁等功能。

tone檢測(cè)：Beta模式采用tone信號(hào)來(lái)檢測(cè)連接和速度協(xié)商。Tone信號(hào)為T(mén)PA/TPB雙絞線(xiàn)上的電氣信號(hào)。節(jié)點(diǎn)上電后，會(huì)通過(guò)tone信號(hào)建立連接，根據(jù)eager Beta算法完成端口Beta或Alpha工作模式的確定。

速度協(xié)商：速度協(xié)商在tone檢測(cè)和模式判定后進(jìn)行，進(jìn)行速度協(xié)商的目的就是將兩個(gè)連接端口的端口速度協(xié)商一致，以便它們能夠進(jìn)行正常的操作。

同步：在端口連接后，端口開(kāi)始進(jìn)行同步過(guò)程。端口向?qū)Φ榷丝诎l(fā)送TRAINING配置請(qǐng)求。對(duì)等端口也開(kāi)始同步過(guò)程并且發(fā)送TRAINING配置請(qǐng)求。當(dāng)接收到TRAINING符號(hào)序列時(shí)，端口將會(huì)與接收到的字符流同步。端口在獲得位同步與字符同步后，將其解擾器與對(duì)等端口發(fā)送端的加擾器狀態(tài)同步。在端口descrambler training后完成本地同步，在確定對(duì)等端口也同步后，端口間建立同步。

拓?fù)浣ⅲ和酵瓿珊螅?jié)點(diǎn)的活動(dòng)端口間進(jìn)行樹(shù)標(biāo)識(shí)過(guò)程，完成子端口或父端口的標(biāo)識(shí)；其后進(jìn)行自標(biāo)識(shí)，為每個(gè)節(jié)點(diǎn)分配唯一的ID號(hào)。自標(biāo)識(shí)過(guò)程各節(jié)點(diǎn)通過(guò)發(fā)送自標(biāo)識(shí)包，網(wǎng)絡(luò)上的各節(jié)點(diǎn)均可收到任意其他節(jié)點(diǎn)發(fā)出的自標(biāo)識(shí)包，通過(guò)該包的分析可獲知1394網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)。

環(huán)檢測(cè)：由于總線(xiàn)上節(jié)點(diǎn)的接入和移除都會(huì)形成新的總線(xiàn)拓?fù)?，可能?huì)導(dǎo)致網(wǎng)絡(luò)中形成環(huán)路。因此，在節(jié)點(diǎn)接入時(shí)，總線(xiàn)必須對(duì)新增端口進(jìn)行環(huán)路檢測(cè)。如果節(jié)點(diǎn)的接入未造成環(huán)路，則允許正常接入，否則斷開(kāi)這個(gè)端口，從而確保網(wǎng)絡(luò)不存在環(huán)。

仲裁：當(dāng)任何一個(gè)總線(xiàn)上的節(jié)點(diǎn)想要執(zhí)行一個(gè)事務(wù)時(shí)，它必須要獲得總線(xiàn)的使用權(quán)。仲裁的功能就是決定哪一個(gè)請(qǐng)求總線(xiàn)使用權(quán)的節(jié)點(diǎn)能獲得根節(jié)點(diǎn)的授權(quán)，確保在同一時(shí)間僅有一個(gè)節(jié)點(diǎn)控制總線(xiàn)上傳輸數(shù)據(jù)，是PHY控制器的核心控制單元[4]。

2.2 驗(yàn)證策略

通過(guò)分析PHY芯片的功能行為，首先制定了虛擬驗(yàn)證目標(biāo)：由于PHY芯片包括數(shù)字邏輯和模擬Serdes兩部分，而模擬Serdes的功能及電氣特性通過(guò)電路仿真進(jìn)行，所以PHY芯片虛擬驗(yàn)證只能驗(yàn)證數(shù)字邏輯部分。PHY芯片虛擬驗(yàn)證分為基本資源驗(yàn)證和功能驗(yàn)證?；举Y源驗(yàn)證是通過(guò)主機(jī)接口模型來(lái)模擬主機(jī)軟件行為，以達(dá)到對(duì)芯片內(nèi)部可訪(fǎng)問(wèn)資源進(jìn)行驗(yàn)證的目的。而對(duì)于功能驗(yàn)證，可以通過(guò)主機(jī)接口模型、本地Link模型和遠(yuǎn)程節(jié)點(diǎn)模型產(chǎn)生各類(lèi)型的數(shù)據(jù)包，然后把這些數(shù)據(jù)激勵(lì)施加在待測(cè)邏輯上，以達(dá)到芯片內(nèi)部功能的驗(yàn)證。

3 驗(yàn)證平臺(tái)搭建

1394總線(xiàn)物理層芯片驗(yàn)證平臺(tái)如圖2所示。

其搭建的原則是按照驗(yàn)證規(guī)范，通過(guò)開(kāi)發(fā)相應(yīng)的驗(yàn)證組件來(lái)模擬芯片實(shí)際工作時(shí)的周邊元件，使平臺(tái)盡量接近芯片實(shí)際的運(yùn)行環(huán)境，能夠模擬盡可能多的工作場(chǎng)景[3，5-6]。該平臺(tái)集成了4個(gè)1394節(jié)點(diǎn)構(gòu)成一條1394總線(xiàn)，其中三個(gè)遠(yuǎn)程節(jié)點(diǎn)由驗(yàn)證組件ASM和CSM構(gòu)成，實(shí)現(xiàn)了1394總線(xiàn)協(xié)議物理層全部功能。本地節(jié)點(diǎn)由要驗(yàn)證的PHY芯片數(shù)字邏輯(圖中PHY1394B)、LSM以及模擬Serdes模型構(gòu)成[7-9]。下面將描述驗(yàn)證平臺(tái)中各部分的作用[10-11]。

(1)LSM：鏈路層模型。該模型可以模擬ALink或BLink進(jìn)行工作，用于根據(jù)Host主機(jī)的指示發(fā)送相應(yīng)類(lèi)型的請(qǐng)求，或接收從PHY發(fā)送來(lái)的包和狀態(tài)信息，以及發(fā)送主機(jī)所指定的包。

(2)PHY1394：待測(cè)PHY芯片數(shù)字邏輯代碼。

(3)Serdes：PHY的Serdes部分仿真模型用于模擬PHY中Serdes部分的模擬電路工作，可實(shí)現(xiàn)S100，S200，S400，S800的Beta類(lèi)型Serdes的功能。

(4)ASM：對(duì)等節(jié)點(diǎn)PHY模擬部分與Serdes相同的模型，與待測(cè)的PHY節(jié)點(diǎn)形成連接。

(5)CSM：對(duì)等節(jié)點(diǎn)模型，用于仿真一個(gè)1394節(jié)點(diǎn)或一個(gè)子網(wǎng)。在Host控制下與運(yùn)行其上的CS(Cable SoftWare)一起實(shí)現(xiàn)一個(gè)子網(wǎng)絡(luò)或節(jié)點(diǎn)的所有功能，在主機(jī)軟件的控制下，與ASM一起作為串行總線(xiàn)的節(jié)點(diǎn)使用，可以配置為多個(gè)端口(最多16個(gè))，也可以模擬一個(gè)子網(wǎng)絡(luò)。

(6)CS：對(duì)等節(jié)點(diǎn)軟件，運(yùn)行于CSM之上，用于控制對(duì)等節(jié)點(diǎn)的操作。

(7)Host：主機(jī)控制軟件。該模塊是測(cè)試平臺(tái)的最高軟件層，用于配合testcase完成PHY的測(cè)試，提供了供LSM和CSM等調(diào)用的一系列函數(shù)，完成激勵(lì)施加、響應(yīng)檢查，并輸出測(cè)試結(jié)果。

(8)Test case：具體的測(cè)試用例。

(9)Memory：存儲(chǔ)CSM和LSM模型發(fā)送或接收的數(shù)據(jù)。

(10)Protocol Monitor：協(xié)議監(jiān)視器直接對(duì)PHY中的信號(hào)進(jìn)行檢測(cè)。主要關(guān)注請(qǐng)求處理過(guò)程，直接將數(shù)據(jù)發(fā)送到PHY的Port Controller的輸入端，并且訪(fǎng)問(wèn)寫(xiě)請(qǐng)求的處理和授權(quán)。包括Phy-Link接口檢測(cè)、協(xié)議檢查、環(huán)路檢測(cè)和端口檢測(cè)。

4 驗(yàn)證實(shí)施

此處以PHY芯片在A(yíng)Link模式下包發(fā)送的驗(yàn)證為例，結(jié)合前文所述驗(yàn)證平臺(tái)，說(shuō)明驗(yàn)證的實(shí)施過(guò)程[12-14]。該驗(yàn)證項(xiàng)的目的是PHY具有發(fā)送基本包的能力。

驗(yàn)證實(shí)施過(guò)程依照如下步驟，該驗(yàn)證項(xiàng)總線(xiàn)拓?fù)浣Y(jié)構(gòu)如圖3所示。

圖3 驗(yàn)證拓?fù)浣Y(jié)構(gòu)

(1)上電復(fù)位，總線(xiàn)初始化，LSM向PHY分別發(fā)送一個(gè)S100、S200、S400的異步包請(qǐng)求，等待該異步包得到授權(quán)，完成包發(fā)送和接收并比較包接收結(jié)果。

(2)根節(jié)點(diǎn)發(fā)送cycle start請(qǐng)求，隨后發(fā)送cycle start包，其他節(jié)點(diǎn)接收cycle start包。

(3)總線(xiàn)進(jìn)入等時(shí)周期，PHY連續(xù)發(fā)送6個(gè)等時(shí)請(qǐng)求，包速率分別為S100、S100、S200、S200、S400、S400，速率相同的兩個(gè)包一組。包格式分別為異步讀數(shù)據(jù)塊請(qǐng)求包、異步寫(xiě)數(shù)據(jù)塊請(qǐng)求包、等時(shí)數(shù)據(jù)塊包、異步寫(xiě)數(shù)據(jù)塊請(qǐng)求包。

(4)等待一個(gè)子務(wù)間隔，判斷測(cè)試過(guò)程中是否出錯(cuò)，如果沒(méi)有錯(cuò)誤，則場(chǎng)景通過(guò)。

其他驗(yàn)證項(xiàng)的實(shí)施與上述過(guò)程基本類(lèi)似，均在虛擬驗(yàn)證平臺(tái)各組件的協(xié)同工作下執(zhí)行。

整個(gè)驗(yàn)證平臺(tái)的開(kāi)發(fā)采用了分層的概念，平臺(tái)開(kāi)發(fā)人員和testcase編寫(xiě)人員相互獨(dú)立。這樣做的好處是測(cè)試人員可以不用了解驗(yàn)證環(huán)境，就可以通過(guò)配置不同的1394總線(xiàn)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，選擇不同的包格式、速度等設(shè)置項(xiàng)，快速寫(xiě)出各種testcase，對(duì)PHY芯片進(jìn)行充分驗(yàn)證。

5 結(jié)束語(yǔ)

文中通過(guò)對(duì)1394總線(xiàn)物理層芯片進(jìn)行功能分析，明確了其驗(yàn)證策略，詳細(xì)描述了虛擬驗(yàn)證平臺(tái)的搭建過(guò)程。通過(guò)驗(yàn)證實(shí)施發(fā)現(xiàn)，該驗(yàn)證平臺(tái)具有高效率、靈活等特點(diǎn)，可以極大地縮短驗(yàn)證時(shí)間，提高驗(yàn)證效率，從而節(jié)省了驗(yàn)證的人力和時(shí)間。

[1] IEEE Std 1394TM-2008 IEEE standard for a high-performance serial bus[S].[s.l.]:IEEE,2008.

[2] 申 敏，曹聰玲.基于SoC設(shè)計(jì)的軟硬件協(xié)同驗(yàn)證技術(shù)研究[J].電子測(cè)試，2009(3)：9-12.

[3] Lam W K.Hardware design verification:simulation and formal method-based approaches[M].[s.l.]:Prentice Hall PTR Publisher,2005.

[4] 汪國(guó)有，王至勉，何曉翔,基于FPGA的IEEE1394物理層控制器設(shè)計(jì)與實(shí)現(xiàn)[J].微計(jì)算機(jī)信息，2004,20(7):73-75.

[5] 郭 蒙，田 澤，蔡葉芳,等.1553B總線(xiàn)接口SoC驗(yàn)證平臺(tái)的實(shí)現(xiàn)[J].航空計(jì)算技術(shù)，2008，38(6)：99-101.

[6] 吳曉成，田 澤，郭 蒙，等.AFDX交換芯片虛擬驗(yàn)證關(guān)鍵技術(shù)研究[J].計(jì)算機(jī)技術(shù)與發(fā)展,2013,23(8):177-180.

[7] Wolberg G.Digital image warping[M].Los Alamitos,California:IEEE Computer Society Press,1990:208-209.

[8] Device control register bus 3.5 architecture specifications[M].[s.l.]:IBM,2006.

[9] On-chip peripheral bus architecture specifications[M].[s.l.]:IBM,2001.

[10] 李 哲，田 澤，張榮華.AFDX網(wǎng)絡(luò)交換機(jī)芯片關(guān)鍵性能驗(yàn)證方法研究[C]//第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇文集.出版地不詳：出版者不詳，2012：483-486.

[11] 田 靖，田 澤.AFDX-ES SoC虛擬仿真平臺(tái)的構(gòu)建與應(yīng)用[J].計(jì)算機(jī)技術(shù)與發(fā)展，2010，20(8)：192-194.

[13] 華為技術(shù)有限公司.一個(gè)成功的百萬(wàn)門(mén)級(jí)芯片驗(yàn)證平臺(tái)[J].中國(guó)集成電路，2005(6)：36-43.

[14] 吳英攀，于立新，薛 可，等.基于層次化驗(yàn)證平臺(tái)的存儲(chǔ)器的控制器功能驗(yàn)證[J].微電子學(xué)與計(jì)算機(jī)，2009(2)：25-28.

Research on Key Technology of 1394 Bus PHY Chip Virtual Verification

XU Wen-jin，TIAN Ze，ZHENG Xin-jian，LOU Xiao-qiang

(Key Laboratory of Aeronautics Science and Technologyof Integrated Circuit and Micro-system Design,AVIC Computing Technique Research Institute,Xi’an 710068,China)

1394 bus supports isochronous and asynchronous transaction of flow transmission,which has the characteristics of certain bandwidth,real-time data transmission and flexible topology,meeting the requirements of avionics system to bus bandwidth,real-time,fault tolerance and reliability.Physical layer chip is the core device of the IEEE1394 buses.In the whole development process of the chip,the ability to fully verify its direct impact on the final tape-out is crucial.In this paper,the function of the 1394 bus physical layer chip is analyzed,and the verification strategy is described,and a kind of key technologies of virtual verification platform is put forward.This verification platform has high efficiency,flexibility and so on.Through the implementation of digital logic,it can shorten the time of verification,improve the efficiency of verification,save the human resources,and have a certain reference value for the development of the 1394 bus related products.

1394;PHY;verification platform;verifying model

2014-10-13

2015-01-15

時(shí)間：2016-05-05

中國(guó)航空工業(yè)集團(tuán)公司創(chuàng)新基金(2010BD63111)

徐文進(jìn)(1983—)，男，工程師，研究方向?yàn)榧呻娐吩O(shè)計(jì)與驗(yàn)證；田 澤，研究員，中國(guó)航空工業(yè)集團(tuán)首席技術(shù)專(zhuān)家，研究方向?yàn)镾oC設(shè)計(jì)、嵌入式系統(tǒng)設(shè)計(jì)、VLSI設(shè)計(jì)等。

http://www.cnki.net/kcms/detail/61.1450.TP.20160505.0814.010.html

TP39

A

1673-629X(2016)05-0162-03

10.3969/j.issn.1673-629X.2016.05.035