基于VxWorks與PowerPC的雷達信號分選系統(tǒng)設計

韓衛(wèi)國，朱　潤，陸廣馳(.9404部隊，河北秦皇島06600;.中國船舶重工集團公司第七二四研究所，南京53)

?

基于VxWorks與PowerPC的雷達信號分選系統(tǒng)設計

韓衛(wèi)國1，朱潤2，陸廣馳2
(1.91404部隊，河北秦皇島066001;2.中國船舶重工集團公司第七二四研究所，南京211153)

摘要:針對當前密集復雜的電磁環(huán)境下雷達信號分選實時性與有效性問題，介紹了一種雷達信號分選系統(tǒng)設計。該系統(tǒng)基于實時操作系統(tǒng)VxWorks與高性能PowerPC處理器的組合平臺，并采用了一種密集電磁環(huán)境下的自適應信號分選算法。通過合理分配任務結(jié)合相適應的任務間和CPU間通信方式，使得整個算法流程能夠在四片PowerPC上有序高效地運行，從而在平臺與算法兩方面保證雷達信號分選的實時性與有效性。

關(guān)鍵詞:VxWorks; PowerPC;雷達信號分選

0　引言

隨著雷達技術(shù)與通信技術(shù)的飛速發(fā)展，在現(xiàn)代戰(zhàn)場環(huán)境下，空間電磁環(huán)境空前復雜、密集，這對電子偵察的手段與性能都提出了更高的要求［1］。作為電子偵察的重要環(huán)節(jié)——雷達信號分選處理的數(shù)據(jù)量愈加龐大，任務愈加繁重，算法愈加復雜。通常采用的高速DSP由于算法設計難度較高，軟件繼承性較差，已越來越難以應對這些復雜的問題。一種基于新體制通用處理平臺的雷達信號分選系統(tǒng)便成為了迫切需求。

1　VxWorks與PowerPC簡介

采用“高性能通用處理器+實時操作系統(tǒng)”組合的平臺具有運算速度快、實時性高、算法設計靈活、軟件可移植性與可繼承性強等特點，能夠較好地滿足現(xiàn)代雷達信號分選的需求。

1.1實時操作系統(tǒng)VxWorks

VxWorks操作系統(tǒng)是風河公司設計開發(fā)的一種嵌入式實時操作系統(tǒng)(RTOS)。VxWorks操作系統(tǒng)主要有如下特點:

·實時性:通過極短的任務間切換時間(微秒級)與高效的多任務控制機制(優(yōu)先級搶占調(diào)度與輪轉(zhuǎn)調(diào)度)，充分保證了系統(tǒng)的實時性要求。

·多任務:由于外部事件的異步性，VxWorks允許對各個外部事件建立多個任務來執(zhí)行。系統(tǒng)通過給這些任務分配CPU時間來獲得并發(fā)性。

·可剪裁性:開發(fā)者可以根據(jù)自己的需要對Vx-Works操作系統(tǒng)的功能與大小進行增減，從而能夠保留更多的系統(tǒng)資源用于應用程序。在某些應用中，Vx-Works可能只有幾十KB的大小。

·可靠性:穩(wěn)定、可靠一直是VxWorks的一個突出優(yōu)點。自從對中國的銷售解禁以來，VxWorks以其良好的可靠性在中國贏得了越來越多的用戶。

1.2高性能PowerPC處理器

PowerPC通常指的是使用PowerPC指令集的處理器。隨著PowerPC的發(fā)展，其在性能、集成度、功耗等優(yōu)勢方面不斷得到突破，使用PowerPC架構(gòu)的處理器已經(jīng)在通信、工控、國防軍工領域得到了廣泛的應用。本系統(tǒng)采用的VPX6-Q8640D處理板包含了四片F(xiàn)reescale公司的先進雙核處理器MPC8640D。該處理器具

有如下特點［2］:

·雙核處理器:處理器工作主頻1.0 GHz，具有兩個e600內(nèi)核，支持對稱多處理器(SMP)工作模式，便于組成多處理器并行處理系統(tǒng);

·集成度高:內(nèi)部集成DDR2內(nèi)存控制器、I2C控制器、可編程中斷控制器(PIC)、以太網(wǎng)控制器等多種設備，支持4x Serial RapidIO與8x PCI Express兩種高速通信接口標準;

·矢量浮點運算能力強:支持AlteVec矢量處理技術(shù)，具有32GFLOPS的最高處理能力;

·功耗較低:典型功耗為14 W，相比x86架構(gòu)的CPU具有更好的性能/功耗比;

2　雷達信號分選流程

整個系統(tǒng)信號分選的流程如圖1所示。

圖1　信號分選流程

數(shù)據(jù)接收部分主要接收前端送來的數(shù)據(jù)包，對數(shù)據(jù)包進行校驗、解包，完成PDW(脈沖描述字)格式轉(zhuǎn)換。

預處理部分主要利用AOA(脈沖到達角)、CF(載頻)、PW(脈寬)等進行聚類，對脈沖流密度進行稀釋，從而降低后面信號分選的計算壓力。

信號分選常見的算法有累積差直方圖法(CDIF)［3］、序列差直方圖法(SDIF)［4］。這兩種算法不具備二次及高次諧波的抑制能力。Nelson提出的PRI變換法［5］加入了相位因子，能夠較好地實現(xiàn)對高次諧波的抑制，同時也較大地增加了算法計算的復雜度。綜合考慮雷達信號分選的實時性與有效性，本系統(tǒng)采用了一種密集電磁環(huán)境下的自適應信號分選算法［6］。該算法基于PRI變換法，可以根據(jù)脈沖流密度自適應地調(diào)整信號分選算法處理的相關(guān)參數(shù)，將信號分割為高、低重頻分別進行分選，較好地解決了密集電磁環(huán)境下的信號分選問題［6］。

數(shù)據(jù)合并編批部分主要完成周期內(nèi)信號分選結(jié)果合并、虛假結(jié)果抑制、周期間分選結(jié)果關(guān)聯(lián)、方位濾波、分選結(jié)果編批等工作。

結(jié)果發(fā)送部分根據(jù)后端的需求格式將結(jié)果進行打包，按約定的通信方式發(fā)送結(jié)果。

3　信號分選在VxWorks與PowerPC平臺上的實現(xiàn)

本次選用的VPX6-Q8640D處理板包含了四片PowerPC處理器，信號分選在該平臺上的實現(xiàn)主要會涉及到三個方面:信號分選在四片CPU上的任務分配、同一個CPU上各任務之間的通信、不同CPU之間的通信。

3.1信號分選在各CPU上的任務分配

雷達信號分選在四片CPU上的任務分配采用了串行與并行處理相結(jié)合的方法。根據(jù)仿真測算，在信號分選整個流程中，系統(tǒng)的主要資源消耗集中于信號分選部分，故在四片CPU中分配兩片用于信號分選算法的并行處理，剩余兩片分別用于信號預處理與分選結(jié)果合并編批，這兩部分與信號分選算法形成了串行處理。任務分配如圖2所示。

CPU1接收到前端送來的PDW數(shù)據(jù)后進行解包、預處理。在完成預處理后發(fā)送PDW給CPU2與CPU3之前需輪詢兩個CPU當前的狀態(tài)，若其中任何一個處于空閑，則將PDW發(fā)送給此CPU進行分選操作。CPU2與CPU3分選結(jié)束將完成信息反饋給CPU1，將自己置為空閑狀態(tài)，同時將結(jié)果發(fā)送給CPU4進行數(shù)據(jù)合并編批，并將完成編批的結(jié)果發(fā)送出去。

圖2　任務的分配

3.2 CPU內(nèi)任務間的通信

在同一個CPU內(nèi)不同任務間存在相互通信的情況，如圖2中CPU1內(nèi)PDW接收與預處理兩個不同任務都需要訪問PDW緩存。對與此情況VxWorks操作系統(tǒng)提供了豐富的任務間通信機制，用于協(xié)調(diào)多個獨立任務間的活動。任務間的通信方式主要有如下幾種方式:

(1)共享內(nèi)存:任務間最常用的通信方式。操作系統(tǒng)中所有的任務都處于同一個線性地址空間中，所以通過共享內(nèi)存來共享數(shù)據(jù)比較容易實現(xiàn)。

圖3　共享內(nèi)存

(2)信號量:在VxWorks操作系統(tǒng)中，該通信方式被高度優(yōu)化，并提供了最快的任務間通信機制，用于實現(xiàn)資源互斥與任務同步。

(3)消息隊列:可以有多個任務讀寫，交換信息的基本單位為消息，允許多個不同長度的消息排列在緩沖器中。

本系統(tǒng)設計主要采用了共享內(nèi)存和信號量兩種通信相結(jié)合的方式。共享內(nèi)存主要用于任務間傳遞數(shù)據(jù)，但由于可能出現(xiàn)多個任務同時訪問該內(nèi)存導致某個任務讀取內(nèi)存數(shù)據(jù)的同時內(nèi)存數(shù)據(jù)被另一個任務改寫，從而發(fā)生錯誤。為避免任務間的競爭，采用二進制信號量能有效地對共享內(nèi)存的訪問進行互鎖。圖2中CPU1中PDW接收與預處理兩個不同任務訪問PDW緩存的流程如圖4所示。

圖4　PDW接收與預分選任務通信流程

3.3 CPU之間的通信

在使用多CPU進行數(shù)據(jù)處理時，CPU之間的數(shù)據(jù)傳輸與同步需要CPU之間可以進行通信。VPX6-Q8640D處理板CPU之間的通信方式主要有網(wǎng)絡、PCIE、Serial RapidIO(SRIO)等。本系統(tǒng)選用SRIO方式來實現(xiàn)CPU之間的互聯(lián)通信。每個CPU通過板上SRIO SWITCH與其他CPU進行互連，每個CPU有一個×4的3.125Gbps SRIO串行總線接口，提供雙向1.25GB/s的發(fā)送和接收數(shù)據(jù)帶寬連接到板上SRIO SWITCH。由于SRIO交換機是非阻塞機制的，多個數(shù)據(jù)傳輸可以在同一時間并發(fā)。例如，CPUA可以傳輸數(shù)據(jù)到CPUB，同一時間CPUB可以發(fā)送數(shù)據(jù)到CPUD。

本系統(tǒng)CPU之間使用SRIO方式進行通信的主要流程如圖5所示。

圖5　CPU之間SRIO通信方式

在通信開始前，發(fā)送CPU與接收CPU需分別初始化自己的發(fā)送、接收窗口，將自己的內(nèi)存窗口地址映射到通信總線。發(fā)送CPU通過DMA方式將數(shù)據(jù)發(fā)送到總線地址，此時由于接收CPU已將自己的內(nèi)存地址映射到總線上，通信的數(shù)據(jù)相當于直接寫入了接收CPU內(nèi)存中。在發(fā)送完數(shù)據(jù)后，發(fā)送CPU向接收CPU

發(fā)送門鈴，通知其數(shù)據(jù)已傳輸完畢。接收CPU收到門鈴后產(chǎn)生中斷，獲取門鈴號，通過門鈴號從內(nèi)存中讀取數(shù)據(jù)，并執(zhí)行與門鈴號相對應的操作。

4　結(jié)束語

隨著通用處理器技術(shù)的飛速發(fā)展，基于高性能通用處理器和實時操作系統(tǒng)的雷達信號處理平臺將更富競爭力。相比DSP專用處理器，該平臺能夠在操作系統(tǒng)支持下既能保證實時性，又能增加軟件設計的靈活性，縮短開發(fā)周期，降低后期維護成本。此外在較為復雜的多任務程序設計時，進行合理的任務分配、任務間與CPU間通信機制的選擇對整個系統(tǒng)的穩(wěn)定性、可靠性有著至關(guān)重要的作用。此雷達信號分選系統(tǒng)在某型號雷達中得到具體應用，經(jīng)過長時間驗證運行穩(wěn)定，可靠，取得了良好的效果，對基于VxWorks與PowerPC平臺的系統(tǒng)設計具有借鑒作用。

參考文獻:

［1］王文光，常偉光，王俊.對基于PRI譜計算脈沖重復間隔的一種改進方法［J］.雷達與對抗，2006(4):22-24.

［2］Freescale Semiconductor Inc.MPC8640 and MPC8640D Integrated Host Processor Hardware Specifications［M］.America: Freescale Semiconductor Inc，2014.

［3］Mardia H K.New Techniques for the Deinterleaving of Repetitive Sequences［J］.IEE Proceedings，1989，136(4):149-154.

［4］Milpjevic D J，Popovic B M.Improved Algorithm for the Deinterleaving of Radar Pulse［J］.IEE Proceedings，1992，139(1):98-104.

［5］Nelson，D J.Special purpose correlation functions for improved signal detection and parameter estimation［C］.In Proceedings of International Conference on Acostics，Speech，and Signal Processing(ICASSP’93)，1993.4:73-86.

［6］蘇彥華，胡進.一種密集電磁環(huán)境下的自適應雷達信號分選算法［J］.雷達與對抗，2012，32(3): 12-15.

Design of radar signal sorting system based on VxWorks and PowerPC

HAN Wei-guo1，ZHU Run2，LU Guang-chi2
(1.Unit 91404 of the PLA，Qinhuangdao 066001，China; 2.No.724 Research Institute of CSIC，Nanjing 211153)

Abstract:In view of the real-time and effectiveness problems of radar signal sorting under the dense and complex electromagnetic environment，a radar signal sorting system is designed.Based on the combined platform of the VxWorks real-time operating system and the PowerPC high-performance processor，the system adopts an adaptive signal sorting algorithm in the high-electromagnetic-density environment.Reasonable task allocation combined with the suitable communication modes between the tasks and the CPUs is used to make the whole process of the algorithm run orderly and efficiently on four PowerPCs.Therefore，the real-time performance and effectiveness of radar signal sorting are achieved in both the platform and the algorithm.

Keywords:VxWorks; PowerPC; radar signal sorting

作者簡介:韓衛(wèi)國(1965-)，男，高級工程師，研究方向:雷達試驗與測量技術(shù);朱潤(1984-)，男，工程師，碩士，研究方向:雷達數(shù)據(jù)處理;陸廣馳(1982-)，男，工程師，碩士，研究方向:雷達數(shù)據(jù)處理。

收稿日期:2014-12-19;修回日期:2015-01-05

文章編號:1009－0401(2015)01－0021－03

文獻標志碼:A

中圖分類號:TN911.7