基于FPGA的Lorenz混沌信號(hào)發(fā)生器設(shè)計(jì)

許春生 初明

摘 要：由于混沌在保密通信和擴(kuò)頻通信中的應(yīng)用較為廣泛，因此研究性能較好的混沌信號(hào)發(fā)生器對(duì)混沌理論的實(shí)用化推進(jìn)相當(dāng)重要。隨著FPGA等現(xiàn)代數(shù)字電路技術(shù)的飛速發(fā)展，利用數(shù)字電路的快速運(yùn)算和自由設(shè)計(jì)的特點(diǎn)，可以便捷地實(shí)現(xiàn)混沌信號(hào)的產(chǎn)生。設(shè)計(jì)中采用Euler算法對(duì)Lorenz系統(tǒng)進(jìn)行離散，并使用Verilog HDL語(yǔ)言編寫(xiě)相應(yīng)模塊。該文設(shè)計(jì)了單精度浮點(diǎn)加法器、浮點(diǎn)乘法器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、寄存器、時(shí)序產(chǎn)生器、模數(shù)轉(zhuǎn)換器等模塊，提高了通用性。

關(guān)鍵詞：FPGA 混沌信號(hào)發(fā)生器 Lorenz混沌

中圖分類(lèi)號(hào)：TN431 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2015）10（a）-0055-02

在實(shí)際混沌研究中對(duì)于一些混沌系統(tǒng)，需要將其產(chǎn)生，這里我們用FPGA來(lái)設(shè)計(jì)一個(gè)混沌信號(hào)發(fā)生器?；煦缦到y(tǒng)的分析主要是通過(guò)建模探索系統(tǒng)的生成方法，證明混沌的存在性。數(shù)學(xué)上有一套嚴(yán)格的的理論和方法；連續(xù)混沌系統(tǒng)建模的難度相對(duì)較大。離散混沌系統(tǒng)主要有一維Logistic和二維Henon映射[1]。連續(xù)混沌系統(tǒng)的典型代表有：Lorenz族、Chua系統(tǒng)、Chen系統(tǒng)等。對(duì)一個(gè)連續(xù)混沌系統(tǒng)我們對(duì)其分析主要有：相圖顯示、時(shí)域波形顯示、最大李氏指數(shù)計(jì)算、平衡點(diǎn)和穩(wěn)定性分析。

1 Lorenz混沌系統(tǒng)設(shè)計(jì)

（1）該文設(shè)計(jì)的是Lorenz混沌系統(tǒng)的信號(hào)發(fā)生器，在此前先對(duì)系統(tǒng)進(jìn)行數(shù)學(xué)分析。Lorenz混沌系統(tǒng)的數(shù)學(xué)模型如下。

（1）

其中A為10，B為30，C為8/3。

首先我們來(lái)分析它的時(shí)域，用Matlab軟件畫(huà)出它的x時(shí)域圖形和x-z相圖。如圖1、2可以看出Lorenz系統(tǒng)呈現(xiàn)雙渦卷形態(tài)，時(shí)域雖然不穩(wěn)定，但不會(huì)超過(guò)一定的值，體現(xiàn)它的有界性。

（2）Lorenz系統(tǒng)的平衡點(diǎn)。

對(duì)于式1，令導(dǎo)數(shù)為0，可以得到：

（2）

解2式可以得到3個(gè)平衡點(diǎn)：

（3）

用Matlab軟件畫(huà)出b參數(shù)變化對(duì)x的作用可以得出平衡點(diǎn)的分岔變化，從圖3中可以看出對(duì)于b的變化在x=1的時(shí)候出現(xiàn)分岔。

當(dāng)x=y時(shí)，b變化x值變化，在Matlab中將b變化進(jìn)行變化仿真可以得到分岔圖如圖4。

（3）混沌系統(tǒng)離散化。

由于FPGA只能對(duì)離散數(shù)字進(jìn)行處理，所以需要先對(duì)系統(tǒng)進(jìn)行離散，離散的方法主要有Runge—Kutta法和Euler算法[2]。

Euler算法

對(duì)于系統(tǒng)的狀態(tài)方程，直接將導(dǎo)數(shù)等效變換

代入式中即可以得到式

（4）

最后將其余項(xiàng)右移即可。

（5）

Runge—Kutta法

將系統(tǒng)直接轉(zhuǎn)化代入6式，計(jì)算出各K值即可得到離散化系統(tǒng)。

（6）

其中K為

（7）

對(duì)于FPGA來(lái)說(shuō)，這兩種方法都滿足設(shè)計(jì)的精度要求，考慮到FPGA的運(yùn)算能力相對(duì)來(lái)說(shuō)不是很強(qiáng)，所以這里采用Euler算法對(duì)式1 進(jìn)行離散化處理。得到式8

（8）

取△T=0.001S能滿足精度要求，這里將△T=0.001，A=10，B=30，C=8/3代入式8得到

（9）

式9就是得到的離散化的Lorenz混沌的數(shù)學(xué)表達(dá)式。

2 設(shè)計(jì)原理

本設(shè)計(jì)是將式9分為A到I部分。

得到

（10）

第一遍相乘的時(shí)候，直接連接數(shù)據(jù)選擇器分別把PA到PI計(jì)算出來(lái)。利用一個(gè)數(shù)據(jù)分配器把PA到PI存起來(lái)，再用數(shù)據(jù)選擇器將x（n+1）的PA，PB加起來(lái)，y（n+1）的PC和PE加起來(lái)，z（n+1）的PI和PG加起來(lái)，最后將y（n+1）減去PH就得到了全部的下一個(gè)值。也就是說(shuō)設(shè)計(jì)只是將離散化的數(shù)學(xué)模型中的幾個(gè)運(yùn)算分散相乘，然后將相乘過(guò)后的幾個(gè)數(shù)再相加或者相減，得到的數(shù)就是下個(gè)要迭代的數(shù)，不斷的重復(fù)這個(gè)運(yùn)算就可以得到x，y，z的值。

設(shè)計(jì)中用Verilog HDL硬件語(yǔ)言對(duì)主要硬件模塊設(shè)計(jì)，主要有：?jiǎn)尉雀↑c(diǎn)加法器、浮點(diǎn)乘法器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、寄存器、時(shí)序產(chǎn)生、模數(shù)轉(zhuǎn)換等相應(yīng)模塊。

3 結(jié)語(yǔ)

基于Lorenz混沌設(shè)計(jì)的電路系統(tǒng)比較具有代表性，在此我們?cè)O(shè)計(jì)了一個(gè)全部由程序代碼構(gòu)成的Lorenz混沌信號(hào)發(fā)生器。仿真結(jié)果表明混沌信號(hào)發(fā)生器穩(wěn)定性較高，能夠應(yīng)用到混沌理論研究中，有助于混沌理論的推進(jìn)與發(fā)展。

參考文獻(xiàn)

[1] 禹思敏.混沌系統(tǒng)與混沌電路[M].西安：西安電子科技大學(xué)出版社，2009：1-300.

[2] Aseeri M.A.，Sobhy M.Lorenz chaotic model using Filed Programmable Gate Array （FPGA）[M].45th Midwest Symposium on Circuits and Systems，2012.

[3] 張鈺，禹思敏，劉明華.用FPGA技術(shù)產(chǎn)生多渦卷超混沌吸引子的研究[J].電路與系統(tǒng)學(xué)報(bào)，2007，12（1）：39-43.

[4] HodjatA.，Verbauwhede I.Interfacing a high speed crypto accelerator to an embedded[M].CPU，2014：488-492.

[5] Good T.，Benaissa M.Very Small FPGA Application-SpecificInstruction Processor for AES[S].IEEE Transactions on Circuits and Systems I：1477-1486.