溝道尺寸對深亞微米GGNMOS保護器件特性的影響

吳曉鵬,楊銀堂,劉海霞,董 剛

(西安電子科技大學(xué)寬禁帶半導(dǎo)體材料與器件教育部重點實驗室,陜西西安 710071)

溝道尺寸對深亞微米GGNMOS保護器件特性的影響

吳曉鵬,楊銀堂,劉海霞,董 剛

(西安電子科技大學(xué)寬禁帶半導(dǎo)體材料與器件教育部重點實驗室,陜西西安 710071)

基于測試結(jié)果,研究了不同溝道寬度、溝道長度對深亞微米單叉指柵接地N型金屬氧化物半導(dǎo)體靜電放電保護器件性能的影響機制,并得出保護器件溝道尺寸的優(yōu)化準則.基于SMIC 0.18μm CMOS工藝進行流片及傳輸線脈沖測試,得到了不同版圖參數(shù)條件下保護器件的I-V特性.基于失效電流水平變化趨勢以及器件仿真結(jié)果,分析了相關(guān)物理機制.研究結(jié)果表明,溝道寬度的選取必須結(jié)合器件的導(dǎo)通均勻性情況,同時溝道長度值則通過改變器件溝道下方的熱分布影響保護器件的魯棒性.利用實驗方法分析了溝道尺寸對單叉指柵接地N型金屬氧化物半導(dǎo)體保護器件性能影響的物理機制,對深亞微米保護器件的版圖設(shè)計提供了優(yōu)化指導(dǎo).

溝道寬度;溝道長度;靜電放電;柵接地N型金屬氧化物半導(dǎo)體

靜電放電（ElectroStatic Discharge,ESD)保護器件的設(shè)計必須要考慮眾多寄生效應(yīng)以及布局因素的影響,這些因素對保護器件流片后具有的防護性能起著決定性作用[1-4].尤其在深亞微米工藝下,大尺寸靜電放電保護器件更加容易受到版圖布局以及工藝因素的影響.在設(shè)計過程中,若完全遵循靜電放電設(shè)計規(guī)則,可以保證器件能滿足最低的靜電放電防護要求,例如達到人體放電模式（Human Body Mode,HBM)耐受電壓不低于2 k V.但若要從版圖面積優(yōu)化的角度考慮,則有必要分析關(guān)鍵版圖參數(shù)對保護器件性能的影響,并確定特定工藝下的最優(yōu)參數(shù)取值,達到與靜電放電水平的良好折中.

根據(jù)以往設(shè)計經(jīng)驗,一般通過將柵接地N型金屬氧化物半導(dǎo)體（Gate Grounded Negative channel Metal Oxide Semiconductor,GGNMOS)保護器件的溝道長度選取為靜電放電設(shè)計規(guī)則允許的最小值,而溝道寬度則在允許面積內(nèi)設(shè)計得盡可能大,以期實現(xiàn)較高的保護性能[1,5-8].但在新的工藝和更小特征尺寸條件下,該經(jīng)驗法則是否仍然適用是需要分析研究的.筆者通過對基于中芯國際集成電路制造有限公司（Semiconductor Manufacturing International Corporation,SMIC)0.18μm互補金屬氧化物半導(dǎo)體（Complementary Metal Oxide Semiconductors,CMOS)工藝流片實現(xiàn)的單叉指結(jié)構(gòu)柵接地N型金屬氧化物半導(dǎo)體保護器件進行傳輸線脈沖（Transmission Line Pulse,TLP)測試,并結(jié)合器件仿真分析,研究保護器件版圖面積的關(guān)鍵參數(shù)溝道寬度W、溝道長度L對保護性能的影響并分析其物理機制,最終實現(xiàn)對保護器件版圖優(yōu)化的設(shè)計指導(dǎo).

1 柵接地N型金屬氧化物半導(dǎo)體保護器件關(guān)鍵版圖參數(shù)

柵接地N型金屬氧化物半導(dǎo)體保護器件是集成電路設(shè)計中最常見的靜電保護器件,它與核心功能電路實現(xiàn)工藝相兼容,不需要引入額外的工藝步驟,具有很好的成本效益.通常在設(shè)計此類器件時會設(shè)置較大的寬長比,其柵極和源極同時接地,漏極則連接到需要保護的輸入/輸出焊盤（Input/Output PAD).文中所討論的器件在流片時采用了硅化物屏蔽（SAlicide Blocking,SAB)工藝以實現(xiàn)更加優(yōu)良的保護性能.保護器件的關(guān)鍵版圖參數(shù)有:溝道寬度、溝道長度、漏極接觸孔到柵距離（Drain Contact to Gate Space,DCGS)、源極接觸孔到柵距離（Source Contact to Gate Space,SCGS)以及源極擴散到襯底接觸擴散距離（Sourcediffusion to Bulk-contact-diffusion space,SB).筆者所研究的單叉指柵接地N型金屬氧化物半導(dǎo)體結(jié)構(gòu)依據(jù)文獻[9]的熱分析方法將DCGS和SCGS分別設(shè)定為2.6μm和0.75μm,而SB值的選取則依據(jù)了文獻[10]中關(guān)于保護器件觸發(fā)電壓的設(shè)計要求而最終設(shè)定為2μm.

2 溝道寬度對柵接地N型金屬氧化物半導(dǎo)體器件的特性影響

通常為了達到一定的靜電放電水平需要較大的器件寬度,但是對于常采用多叉指結(jié)構(gòu)實現(xiàn)的柵接地N型金屬氧化物半導(dǎo)體保護器件來說,其單個叉指寬度的選取往往是根據(jù)設(shè)計者的經(jīng)驗來選取的.通過測試分析柵接地N型金屬氧化物半導(dǎo)體保護器件的單個叉指寬度對靜電放電性能的影響,筆者研究了相關(guān)物理機制并為最優(yōu)單叉指寬度值的選取提供理論依據(jù).

針對在SMIC 0.18μm CMOS工藝下流片實現(xiàn)的單叉指柵接地N型金屬氧化物半導(dǎo)體器件,圖1給出了對其進行傳輸線脈沖測試得到的I-V特性曲線以及對應(yīng)的泄漏電流曲線.器件溝道長度為0.8μm,溝道寬度分別為25μm、40μm和50μm.可以看出,單叉指柵接地N型金屬氧化物半導(dǎo)體器件的溝道寬度的增大對觸發(fā)電壓Vt1和保持電壓Vh沒有顯著影響.以泄漏電流水平作為失效標準,觀察發(fā)現(xiàn)二次擊穿電流It2在W為50μm時顯著增大.同時觀察到單叉指寬度達到50μm時的I-V特性出現(xiàn)了輕微的二次驟回現(xiàn)象,這意味著保護器件叉指可能出現(xiàn)了不均勻?qū)ìF(xiàn)象[11-12].

為了能夠評估不同單叉指寬度的保護器件性能,圖2給出單位寬度上的二次擊穿電流水平.從圖中可以看出,當單叉指器件寬度增大時,器件的保護性能也隨之提高,且在寬度為50μm處達到約5.5 m A/μm的防護水平.而深亞微米保護器件達到5 m A/μm的靜電放電水平就能夠滿足電路防護要求[13].

研究表明,雪崩倍增通常始于電場最大的漏襯結(jié)靠近溝道處[14].由于此處的PN結(jié)曲率導(dǎo)致雪崩電流在寬度方向上分布非常不均勻,因此在較大的器件寬度下無法保證其寄生橫向NPN（Lateral NPN,LNPN)晶體管在整個寬度方向上全部導(dǎo)通,而是取決于保護器件源漏極在寬度方向上的電場分布情況.文獻[15]中的微光顯微鏡失效分析圖也表明,對基于非硅化物工藝實現(xiàn)的單叉指柵接地N型金屬氧化物半導(dǎo)體器件在60 m A的電流驅(qū)動下,其80μm的單個叉指寬度方向上僅導(dǎo)通了約1/10且導(dǎo)通位置不連續(xù).因此,結(jié)合文中的測試結(jié)果可知,當單叉指器件寬度取值超過某臨界值時,會導(dǎo)致二次擊穿電流值顯著減小,無謂地增大器件寬度并不能換取性能的提升.綜上所述,將筆者所設(shè)計的單叉指柵接地N型金屬氧化物半導(dǎo)體保護器件寬度設(shè)定為50μm可避免出現(xiàn)顯著不均勻?qū)?并且實現(xiàn)所需的靜電放電防護水平.

圖1 不同寬度單叉指柵接地N型金屬氧化物半導(dǎo)體保護器件的傳輸線脈沖測試曲線

圖2 單叉指柵接地N型金屬氧化物半導(dǎo)體單位寬度上It2的變化趨勢

3 溝道長度對柵接地N型金屬氧化物半導(dǎo)體器件的特性影響

3.1 不同溝道長度的測試結(jié)果

圖3給出器件寬度取上述分析得到的優(yōu)化值50μm,溝道長度分別取0.5μm、0.8μm、1μm和1.2μm時的I-V特性.當溝道長度增大時,保護器件的保持電壓Vh呈增大趨勢,這是由于較小的溝道長度可使寄生LNPN獲得較大增益,也就是說可以在較小的電壓偏置下維持寄生LNPN的導(dǎo)通狀態(tài).由于柵接地N型金屬氧化物半導(dǎo)體的寄生LNPN電流增益β在自偏置模式下正比于觸發(fā)電壓與保持電壓之比,即

圖3 不同溝長單叉指柵接地N型金屬氧化物半導(dǎo)體保護器件的傳輸線脈沖測試曲線

其中,VCBO為共基極結(jié)構(gòu)擊穿電壓,VCEO為共射級結(jié)構(gòu)擊穿電壓,n為常數(shù).因此,從圖4所示測試所得Vt1Vh值與溝長的關(guān)系曲線可以驗證電流增益與溝道長度的反比關(guān)系.據(jù)此有文獻推斷具有較小溝道長度的器件較易導(dǎo)通且功耗較小,所以可以獲得最大的二次擊穿電流和HBM水平[17].

為了驗證保護器件性能是否如預(yù)期的那樣隨溝道長度的減小而得到提升,給出圖5所示的單位寬度二次擊穿電流隨溝長的變化趨勢.觀察發(fā)現(xiàn),在溝道長度從0.5μm增大到1.2μm的過程中,保護器件的最大單位寬度二次擊穿電流值并沒有出現(xiàn)在最小溝長值0.5μm處,而是位于溝長值相對較大的0.8μm處.同時,當溝長增大到1.2μm時,單位寬度It2值呈現(xiàn)出較大的下降趨勢.這與以往文獻得出的結(jié)論存在差異.為了解釋該現(xiàn)象,有必要進一步分析不同溝道長度器件的內(nèi)部工作情況.

3.2 器件仿真分析

根據(jù)柵接地N型金屬氧化物半導(dǎo)體保護器件的工作機理可知,失效電流的取值主要與保護器件的熱效應(yīng)相關(guān),并且絕大多數(shù)的器件失效均是由電流過于聚集導(dǎo)致器件局部發(fā)熱,最終發(fā)生硬失效.據(jù)此推斷從傳輸線脈沖測試結(jié)果得到失效電流隨溝道長度增大而減小的趨勢,其原因可能是由于較短溝道器件中溝道下方的電流在靜電放電應(yīng)力期間急劇增大,同時由于較短溝道器件的熱容積較小使得熱量無法及時散發(fā),從而導(dǎo)致其二次擊穿電流水平偏低.而具有較長溝道長度的器件其電流分布可相對較為分散,因此發(fā)生熱損傷的幾率降低,保護器件可以獲得較高的魯棒性水平.為了驗證上述推斷,筆者通過對不同溝長保護器件進行器件仿真,得到如圖6所示的溫度分布曲線.

圖4 保護器件的Vt1Vh比值與溝長的關(guān)系曲線

圖5 單叉指柵接地N型金屬氧化物半導(dǎo)體保護器件二次擊穿電流隨溝長的變化關(guān)系

圖6 保護器件溝道下方的溫度分布情況

從圖6（a)發(fā)現(xiàn),越靠近漏極方向,溝道下方的溫度就越高,這是漏極靠近溝道方向發(fā)生的強烈碰撞電離導(dǎo)致的.同時,由于短溝道器件的溝道下方有更多的電流聚集,使得溫度升高很快,短溝道器件的溫度峰值比長溝道器件高出近1倍.圖6（b)所示為溝道下方靠近漏結(jié)處垂直方向上的溫度分布情況.觀察發(fā)現(xiàn),長溝道器件的溫度峰值最低,且分布位置相比短溝道器件更加深入襯底,位于約2μm處;而短溝道器件的溫度峰值則更靠近器件表面,位于約0.8μm處.通過上述分析可知,較短溝道器件雖然具有較小的保持電壓因而降低了器件功耗,但是由于散熱容積問題將導(dǎo)致其靜電放電魯棒性并沒有得到預(yù)期的提升,所以溝道長度的選擇需要在功耗與熱損耗之間折中考慮.對于文中的情況,將溝道長度設(shè)定為0.8μm時,保護器件可在不過多占用版圖面積的前提下具有最佳的靜電放電魯棒性.

4 總 結(jié)

基于0.18μm CMOS工藝,筆者對具有不同溝道寬度和溝道長度的單叉指柵接地N型金屬氧化物半導(dǎo)體保護器件進行了流片以及傳輸線脈沖測試分析.測試結(jié)果表明,保護器件失效電流水平隨溝道寬度的增加而提升的同時也出現(xiàn)了不均勻?qū)ìF(xiàn)象,并且保護器件并未在最小溝道長度時獲得最佳保護性能.基于傳輸線脈沖測試結(jié)果分析了保護器件在寬度方向上部分導(dǎo)通的物理機制.利用熱分析方法研究了減小溝道長度產(chǎn)生的散熱容積問題及其對靜電放電魯棒性的影響.這項研究工作對深亞微米柵接地N型金屬氧化物半導(dǎo)體靜電放電保護器件的版圖優(yōu)化設(shè)計具有一定的參考意義.

[1]Liou J J.Challenges of Electrostatic Discharge(ESD)Protection in sIlicon Nanowire Technology[C]//Proceedings of the 18th International Conference on Microelectronics.Piscataway:IEEE Computer Society,2012:11-13.

[2]王源,賈嵩,孫磊,等.柵耦合型靜電泄放保護結(jié)構(gòu)設(shè)計[J].物理學(xué)報,2007,56(12):7242-7247. Wang Yuan,Jia Song,Sun Lei,et al.Design of a Gate-coupled Electrostatic Discharge Protection Structure[J].ActaPhysica Sinica,2007,56(12):7242-7247.

[3]Jiang Y X,Li J,Ran F,et al.Influence of Layout Parameters on Snapback Characteristic for a Gate-grounded NMOS Device in 0.13μm Silicide CMOS Technology[J].Chinese Journal of Semiconductors,2009,30(08):82-89.

[4]劉紅俠,劉青山.0.18μm CMOS工藝下的新型ESD保護電路設(shè)計[J].西安電子科技大學(xué)學(xué)報,2009,36(5):867-870. Liu Hongxia,Liu Qingshan.Analysis and Design of Novel ESD Protection Circuit in 0.18μm CMOS P5rocess[J]. Journal of Xidian University,2009,36(5):867-870.

[5]Linten D,Vassilev V,Thijs S,et al.Anti-series GGNMOS ESD Clamp for Space Application IC’s[C]//Electrical Overstress/Electrostatic Discharge Symposium Proceedings.New York:ESD Association,2014:1-7.

[6]Abou-Khalil M J,Gauthier Jr R J,Lee T C,et al.Bi-directional Back-to-back Stacked SCR for High-voltage PIN ESD Protection,Methods of Manufacture and Design Structures:US,8503140B2[P/OL].[2013-06-08].http://www. freepatentsonline.com/8503140.html.

[7]Xie H L,Zhang R Y,Wang A,et al.Real 3D Electro-thermal Simulation and Analysis for ESD Protection Structures [C]//Proceedings of the IEEE International Caracas Conference on Devices,Circuits and Systems.Piscataway:IEEE,2004:61-64.

[8] 朱志煒,郝躍,方建平,等.靜電放電應(yīng)力下深亞微米柵接地NMOSFET源端熱擊穿機理[J].西安電子科技大學(xué)學(xué)報,2006,33(6):911-916. Zhu Zhiwei,Hao Yue,Fang Jianping,et al.Investigation of the Source Soide Thermal Breakdown Mechanism in the Deep Submicron Technology GGNMOSFET under ESD Conditions[J].Journal of Xidian University,2006,33(6):911-916.

[9] 張冰,柴常春,楊銀堂.源、漏到柵距離對次亞微米GGNMOS ESD保護電路魯棒性的影響[J].物理學(xué)報,2010,59 (11):8063-8070. Zhang Bing,Chai Changchun,Yang Yintang.Effect of Distances from Source or Drain to the Gate on the Robustness of Sub-micron GGNMOS ESD Protection Circuit[J].Acta Physica Sinica,2010,59(11):8063-8070.

[10]吳曉鵬,楊銀堂,高海霞,等.基于深亞微米工藝的柵接地NMOS靜電放電保護器件保護器件襯底電阻模型研究[J].物理學(xué)報,2013,62(4):47203. Wu Xiaopeng,Yang Yintang,Gao Haixia,et al.A Compact Model of Substrate Resistance for Deep Sub-micron Gate Grounded NMOS Electrostatic Discharge Protection Device[J].Acta Physica Sinica,2013,62(4):47203.

[11]Lee J H,Wu K M,Huang S C,et al.The Dynamic Current Distribution of a Multi-fingered GGNMOS under High Current Stress and HBMESD Events[C]//Proceedings of IEEE International Reliability Physics Symposium. Piscataway:IEEE,2006:629-630.

[12]Meng K H,Rosenbaum E.Layout-aware,Distributed,Compact Model for Multi-finger MOSFETs Operating under ESD Conditions[C]//Electrical Overstress/Electrostatic Discharge Symposium Proceedings.New York:ESD Association,2013:6635912.

[13]Duvvury C,Ramaswamy S,Amerasekera A,et al.Substrate Pump NMOS for ESD Protection Applications[C]// Electrical Overstress/Electrostatic Discharge Symposium Proceedings.New York:ESD Association,2000:7-17.

[14]Johnsson D,Pogany D,Willemen J,et al.Avalanche Breakdown Delay in ESD Protection Diodes[J].IEEE Transactions on Electron Devices,2010,57(10):2470-2476.

[15]Oh K H,Duvvury C,Salling C,et al.Non-uniform Bipolar Conduction In Single Finger NMOS Transistors and Implications for Deep Submicron ESD Design[C]//Annual Proceedings of Reliability Physics Symposium.Piscataway: IEEE,2001:226-234.

[16]Sze S M,Ng K K.Physics of Semiconductor Devices[M].New York:Wiley,2006:62.

[17]Amerasekera E A,Duvvury C,Anderson W,et al.ESD in Silicon Integrated Circuits[M].New York:Wiley,2002: 328.

（編輯:郭 華)

Research on the influence of the channel dimension on the characteristics of the gate grounded NMOS protection device

WU Xiaopeng,YANG Yintang,LIU Haixia,DONG Gang
(Ministry of Education Key Lab.of Wide Band-Gap Semiconductor Materials and Devices,Xidian Univ.,Xi’an 710071,China)

The effect of the channel width and channel length on the single finger GGNMOS ESD protection device based on the deep sub-micron technology is researched,which gives the insight into the selection of the optimum value for the channel.The I-V characteristic of the protection device with various layout parameters results from the tapeout based on the SMIC 0.18μm CMOS process and the TLP test. The physics mechnism is detailed based on the variation tendency of the failure current level and the device simulation.The results show that the selection of the channel width should consider the on-off uniformity and that the channel length affects the robustness of the protection device by changing the heat distribution under the channel.This paper analyzes the physical mechnism of the effcts of the channel dimension on the single finger GGNMOS protection device and gives the guidauce for the optimum layout design of the deep sub-micron ESD protection devices.

channel width;channel length;electrostatic discharge;gate grounded negative channel metal oxide semiconductor

TN406

A

1001-2400（2015)06-0113-05

10.3969/j.issn.1001-2400.2015.06.020

2014-12-31

時間:2015-03-13

陜西省科技統(tǒng)籌創(chuàng)新工程計劃資助項目（2011KTCQ01-19);中央高?；究蒲袠I(yè)務(wù)費專項資金資助項目（K5051325011)

吳曉鵬（1979-),女,西安電子科技大學(xué)博士研究生,E-mail:xpwu@mail.xidian.edu.cn.

http://www.cnki.net/kcms/detail/61.1076.TN.20150313.1719.020.html