一種新型P溝道VDMOS復(fù)合耐壓終端

蒲 石,杜 林,張得璽

(西安電子科技大學(xué)寬禁帶半導(dǎo)體材料與器件教育部重點實驗室,陜西西安 710071)

一種新型P溝道VDMOS復(fù)合耐壓終端

蒲 石,杜 林,張得璽

(西安電子科技大學(xué)寬禁帶半導(dǎo)體材料與器件教育部重點實驗室,陜西西安 710071)

針對終端結(jié)構(gòu)耐壓的提高,研究了高壓P溝道垂直導(dǎo)電雙擴(kuò)散型場效應(yīng)晶體管的場限環(huán)和場板復(fù)合耐壓終端結(jié)構(gòu),提出了一種采用單N+偏移區(qū)場限環(huán)和多級場板復(fù)合的耐壓終端結(jié)構(gòu).仿真發(fā)現(xiàn),該結(jié)構(gòu)能更有效地改善器件主結(jié)的邊緣電場分布,從而提高了器件的整體擊穿電壓.根據(jù)以上理論,將該結(jié)構(gòu)運用在一款大功率P溝道垂直導(dǎo)電雙擴(kuò)散型場效應(yīng)晶體管器件上.經(jīng)流片測試結(jié)果表明,該P溝道垂直導(dǎo)電雙擴(kuò)散型場效應(yīng)晶體管器件樣品的擊穿電壓為-90 V,與仿真結(jié)果中主結(jié)擊穿電壓達(dá)到-91 V有很好的吻合,證明了該結(jié)構(gòu)設(shè)計的正確性.

P溝道垂直導(dǎo)電雙擴(kuò)散型場效應(yīng)晶體管;終端結(jié)構(gòu);場限環(huán);N+偏移區(qū);多級場板

垂直導(dǎo)電雙擴(kuò)散型場效應(yīng)晶體管（Vertical Double-diffuse MOSFET,VDMOS)作為一種重要的功率器件,因其具有輸入阻抗高、開關(guān)速度快和驅(qū)動功率低等優(yōu)點在開關(guān)電源、直流轉(zhuǎn)換、電機(jī)驅(qū)動控制等領(lǐng)域得到廣泛運用.近年來,N溝道VDMOS器件的研制在國內(nèi)取得了重大突破,而P溝道VDMOS由于性能相對較弱且運用領(lǐng)域狹窄,國內(nèi)對其研究十分匱乏.目前,P溝道VDMOS器件主要用于圖騰柱式功率管組電路與高壓端聯(lián)接的控制開關(guān)中,相比于N溝道VDMOS的運用,其既減少了高壓電平位移電路,也不存在高側(cè)開關(guān)與低側(cè)開關(guān)的信號同步問題,具有不可替代的優(yōu)勢[1].作為VDMOS最重要的指標(biāo),其能承受的反向關(guān)斷電壓在很大程度上是由終端結(jié)構(gòu)決定的,這是因為位于VDMOS器件中間的有源區(qū),由于并聯(lián)的元胞之間互相耗盡,它們之間的表面電壓大致相等,電場強(qiáng)度相對較低;而處于器件邊緣處的PN結(jié)（主結(jié)),在VDMOS處于關(guān)斷狀態(tài)時,主結(jié)與襯底之間和有源區(qū)一樣存在著源漏電壓VDS,而主結(jié)為淺平面結(jié)工藝制作形成的柱面結(jié),一般結(jié)深為4～7μm,曲率半徑較小,這導(dǎo)致其耗盡區(qū)邊緣處的電場強(qiáng)度遠(yuǎn)大于有源區(qū)耗盡區(qū)的電場強(qiáng)度[1-3].隨著VDS的增加,此處將因較高的電場強(qiáng)度而先于有源區(qū)發(fā)生雪崩擊穿.因此,需要在主結(jié)附近加入終端結(jié)構(gòu)以降低該處的電場強(qiáng)度,提高擊穿電壓.經(jīng)仿真結(jié)果分析發(fā)現(xiàn),如不采用終端結(jié)構(gòu),主結(jié)的擊穿電壓將比有源區(qū)元胞的擊穿電壓低40%以上,即使采用了常規(guī)終端結(jié)構(gòu),主結(jié)擊穿電壓一般也僅有平行平面結(jié)的80%左右[4].

筆者重點研究了高耐壓P溝道VDMOS結(jié)構(gòu),通過對場限環(huán)和場板相關(guān)理論進(jìn)行分析研究,提出了一種用于P溝道VDMOS器件的復(fù)合場限環(huán)和多級場板結(jié)構(gòu),該結(jié)構(gòu)能有效改善P溝道VDMOS器件主結(jié)的電場分布,將其擊穿電壓提高到與有源區(qū)相當(dāng)?shù)乃?從而提高了器件的整體耐壓.

1 結(jié)終端結(jié)構(gòu)的簡單理論

場限環(huán)和場板結(jié)構(gòu)對提高VDMOS的擊穿電壓十分有效.場限環(huán)是在擴(kuò)散形成VDMOS體區(qū)和溝道區(qū)的同時,在主結(jié)外側(cè)制作1個或多個與襯底雜質(zhì)相反的重?fù)诫s環(huán)狀結(jié)將主結(jié)包圍起來,這些環(huán)狀結(jié)與元胞區(qū)或其他電極并無電接觸,因此也稱之為浮空場限環(huán)（Floating Field Limiting Ring,FFLR),其基本結(jié)構(gòu)如圖1所示.其基本原理是,在主結(jié)反偏電壓作用下,主結(jié)的耗盡區(qū)逐漸向邊緣擴(kuò)展,在電壓還未增加到主結(jié)的雪崩擊穿電壓之前,主結(jié)的耗盡區(qū)擴(kuò)展到場限環(huán)的耗盡區(qū)部分,使得兩個結(jié)的耗盡區(qū)交疊,此時主結(jié)與場限環(huán)處于穿通狀態(tài)[3],使得場限環(huán)電位提高.如果主結(jié)上的電壓繼續(xù)增加,則耗盡層將向場限環(huán)外側(cè)擴(kuò)展,使得增加的電壓落在場限環(huán)上以分擔(dān)主結(jié)電壓.由圖1可以看出,場限環(huán)的存在使主結(jié)耗盡區(qū)的曲率半徑由r′d增加到rd,降低了邊緣處的電場強(qiáng)度,并且主結(jié)與場限環(huán)之間的間距l(xiāng)對耗盡區(qū)的曲率半徑起主要作用.場板的作用是通過改變表面電勢的分布來增加主結(jié)的曲率半徑,抑制表面電場集中,從而達(dá)到提高器件擊穿電壓的目的[4-5].

圖1 場限環(huán)結(jié)構(gòu)剖面圖

圖2 文中設(shè)計的結(jié)終端結(jié)構(gòu)剖面圖

2 終端復(fù)合結(jié)構(gòu)與實現(xiàn)

場限環(huán)的制作工藝簡單,可與主結(jié)同步制作形成,而且能明顯提高主結(jié)的耐壓值,但這種淺平面結(jié)結(jié)構(gòu)對表面電荷非常敏感,表面電荷的存在會導(dǎo)致表面電場的集中和不穩(wěn)定,從而明顯影響到器件的耐壓特性[2].而場板可以有效改善表面電荷分布,使得采用該技術(shù)的器件對界面電荷不是很敏感,但在場板的邊緣,由于場板與外延層之間的電位差很大,所以在此處存在一個強(qiáng)度很大的電場,擊穿容易在較低電壓時就提前發(fā)生,從而限制了器件耐壓值的進(jìn)一步提高.因此,通常采用在主結(jié)與場限環(huán)外側(cè)加入場板的復(fù)合耐壓終端結(jié)構(gòu)來達(dá)到提高終端耐壓的目的.不同VDMOS器件的制作工藝不同,會導(dǎo)致主結(jié)電場分布不同,因此,需要針對不同耐壓和工藝的VDMOS設(shè)計與之相應(yīng)的終端結(jié)構(gòu).文中提出了一種P溝道VDMOS的終端復(fù)合結(jié)構(gòu).該結(jié)構(gòu)由單個帶N+偏移區(qū)的場限環(huán)和兩個多級場板共同組成（如圖2所示),該結(jié)構(gòu)能有效改善器件主結(jié)的電場分布,將主結(jié)擊穿電壓提升至與有源區(qū)相當(dāng)?shù)乃?

對于文中設(shè)計的P溝道VDMOS器件所采用的淺結(jié)結(jié)構(gòu),其主結(jié)雜質(zhì)濃度遠(yuǎn)高于襯底的雜質(zhì)濃度,此時,主結(jié)擊穿是由于載流子在耗盡區(qū)反向電壓所產(chǎn)生的強(qiáng)電場作用下發(fā)生碰撞電離而形成的雪崩擊穿.為研究該結(jié)構(gòu)的特性,對于圖1中P-漂移區(qū)的耗盡區(qū)可用泊松方程的圓柱坐標(biāo)形式進(jìn)行簡單近似,以簡化討論過程[4],即有

其中,NA是P-外延層雜質(zhì)濃度,εs是硅材料的介電常數(shù),q是電子電量.為方便計算,設(shè)主結(jié)N電位為0,反偏電壓加在P+襯底的漏極上,以耗盡區(qū)外邊界電場強(qiáng)度為0和結(jié)上電勢為0作為邊界條件,可以求得

對于主結(jié),當(dāng)不考慮場限環(huán)時,主結(jié)的邊界峰值電場E′M,max與主結(jié)的耗盡區(qū)外邊界rd之間的關(guān)系為

當(dāng)加入場限環(huán)后,場限環(huán)與主結(jié)的耗盡區(qū)部分交疊形成穿通模式,場限環(huán)起到分壓的作用.此時,反偏電壓VR為主結(jié)承擔(dān)電壓VM與場限環(huán)電壓VF之和.場限環(huán)右側(cè)邊界峰值電場EF,max與場限環(huán)耗盡區(qū)右邊界rF之間的關(guān)系為

此時,主結(jié)的邊界峰值電場EM,max是由反偏電壓所產(chǎn)生電場（由式（1)確定)和場限環(huán)分擔(dān)電壓在主結(jié)邊界分別產(chǎn)生的電場之差決定,可表示為

在P溝道VDMOS設(shè)計中,由元胞結(jié)構(gòu)可確定rj和NA,反偏電壓VR為設(shè)計要求擊穿電壓VDS-B.要使場限環(huán)充分發(fā)揮分壓作用,就要讓擊穿同時發(fā)生在主結(jié)和場限環(huán)右側(cè)處,此時,對應(yīng)的擊穿電壓即為終端結(jié)構(gòu)能承受的最大擊穿電壓[5-8].為此引入臨界電場EC的概念:當(dāng)PN結(jié)的最大電場達(dá)到EC值時發(fā)生擊穿[2].對于文中淺平面結(jié)使用突變近似的平面結(jié)模型,EC可表示為[9]

在氧化工藝中氧化層內(nèi)部引入的負(fù)電荷使得P溝道VDMOS的耐壓易受到表面電荷的影響.為此利用場氧化層與多晶硅作為掩膜,在場限環(huán)靠近主結(jié)一側(cè)注入磷,形成一個N+偏移區(qū)[10-11],該步工藝可與N阱區(qū)同時注入,不需要增加任何額外步驟,工藝兼容性好.在增加N+偏移區(qū)后,可有效抑制氧化層內(nèi)部的負(fù)電荷在界面處產(chǎn)生的空穴積累層所導(dǎo)致的電場尖峰.

對主結(jié)和場限環(huán)邊緣電場分布的影響,需要在主結(jié)與場限環(huán)的右側(cè)氧化層上加入場板.當(dāng)器件處于關(guān)斷狀態(tài)時,主結(jié)處于反偏,主結(jié)上方與源相連接的場板在主結(jié)右側(cè)形成空穴耗盡區(qū),將場板下方的表面負(fù)電荷完全抵消掉,使其不再影響到耗盡區(qū)的電場分布.場限環(huán)右側(cè)的浮空場板也有類似作用[2].因此,主結(jié)右側(cè)場板的長度x應(yīng)大于或等于橫向結(jié)深rjL與未加入場限環(huán)前主結(jié)擊穿時的耗盡層寬度rd之和,即

實際上結(jié)終端區(qū)耐壓能力與介質(zhì)厚度也有關(guān)系,單場板下方的表面電場分布并不均勻,在場板兩端會出現(xiàn)尖峰,尤其是場板末端的尖峰對擊穿電壓的影響很大.理想的場板應(yīng)該是由主結(jié)向外介質(zhì)層逐漸變厚的斜場板,但考慮到工藝上理想的斜場板極難實現(xiàn),因此,可用多級場板進(jìn)行簡單的近似來替代[12-13].文中設(shè)計采用了兩級場板,第1級在場氧化層上利用多晶硅跟多晶硅柵一起制作,經(jīng)過Si3N4隔離并刻蝕出通孔之后,再與源極金屬化一起制作第2級場板,具有優(yōu)良的工藝兼容性.

文中所研究的P溝道VDMOS器件要求擊穿電壓VDS-B為-80 V,電流為14 A.因此,可得到[14-17]外延層厚度為15μm,摻雜濃度為2.5×1015cm-3,N+主結(jié)與場限環(huán)結(jié)深為5.7μm,注入劑量為1×1015cm-2.據(jù)此利用Silvaco軟件中的工藝仿真模塊ATHENA得到圖2所示結(jié)構(gòu),再利用Silvaco中的ATLAS模塊對終端結(jié)構(gòu)進(jìn)行仿真,分析其擊穿特性以便做出進(jìn)一步的優(yōu)化.文中所采用的結(jié)終端技術(shù)（Junction Termination Technique,JTT)未優(yōu)化前的擊穿電場強(qiáng)度分布如圖3中JTT曲線所示,此時環(huán)間距與場板長度亦由前述方法求得.事實上,由于擴(kuò)散工藝在垂直方向上的速度略大于水平方向,使得主結(jié)的外形更接近橢圓柱面,N+偏移區(qū)和多級場板的加入,使得整個終端結(jié)構(gòu)的電場強(qiáng)度最強(qiáng)處位于該橢圓柱面的曲率最大處（如圖1所示A區(qū)域),即靠近主結(jié)底部的位置,而并非傳統(tǒng)認(rèn)為處于場氧化層的Si-SiO2界面下方.主結(jié)右側(cè)的場板對電場的調(diào)制作用,減弱了主結(jié)靠近場氧化層附近的電場強(qiáng)度,進(jìn)一步增加了A區(qū)域的電場強(qiáng)度,使得按文獻(xiàn)[6]所得環(huán)間距的主結(jié)處最大電場強(qiáng)度大于場限環(huán)處的最大電場,說明此時環(huán)間距偏小,主結(jié)分擔(dān)電壓過高,將先于場限環(huán)發(fā)生擊穿.

圖3 幾種終端結(jié)構(gòu)的最大電場強(qiáng)度比較

圖4 優(yōu)化后的該結(jié)終端結(jié)構(gòu)擊穿前的電場分布

考慮到終端結(jié)構(gòu)最佳的情況是主結(jié)與場限環(huán)同時擊穿,因此需將主結(jié)與場限環(huán)之間的環(huán)間距進(jìn)行一定的增加,來提高場限環(huán)分擔(dān)電壓.通過仿真優(yōu)化并考慮實際工藝的光刻精度,得到基本滿足要求的環(huán)間距l(xiāng)opt=15μm.優(yōu)化后的終端結(jié)構(gòu)擊穿時的最大電場強(qiáng)度分布如圖3中Opt JTT曲線所示,可見主結(jié)右側(cè)最大電場強(qiáng)度與場限環(huán)右側(cè)最大電場強(qiáng)度接近.優(yōu)化后該終端結(jié)構(gòu)擊穿前的電場分布如圖4所示.對主結(jié)擊穿電壓的仿真結(jié)果見表1.仿真結(jié)果表明,主結(jié)的耐壓值達(dá)到了-91 V左右,最終優(yōu)化的結(jié)構(gòu)相比于單獨使用場限環(huán)或者場板,分別提高了16.3%和43.3%,并且相比于優(yōu)化前的結(jié)構(gòu)也有明顯提高.

表1 不同終端結(jié)構(gòu)的擊穿電壓仿真值 V

根據(jù)以上數(shù)據(jù)進(jìn)行流片,得到的P溝道VDMOS樣品的終端結(jié)構(gòu)的掃描電鏡及顯微鏡照片如圖5所示.使用Tektronix370B晶體管圖示儀測試樣品的擊穿電壓達(dá)到-90 V（如圖6所示),表明設(shè)計結(jié)果與實驗結(jié)果一致[14].

圖5 樣品終端結(jié)構(gòu)形貌

圖6 樣品實測擊穿電壓曲線

3 結(jié)束語

分析了P溝道VDMOS中場限環(huán)和場板復(fù)合終端結(jié)構(gòu)的電場分布,并為之設(shè)計了一種帶N+偏移區(qū)場限環(huán)和多級場板復(fù)合的終端結(jié)構(gòu).對該結(jié)構(gòu)進(jìn)行仿真的結(jié)果表明,這種結(jié)構(gòu)中主結(jié)和場限環(huán)的電場會受到場板的影響.因此,通過仿真結(jié)果中主結(jié)與場限環(huán)外側(cè)的擊穿電場強(qiáng)度來優(yōu)化該結(jié)構(gòu)中主結(jié)與場限環(huán)距離,有效提高了器件的整體擊穿電壓.最后,流片測試結(jié)果表明,文中所設(shè)計的這種新型終端結(jié)構(gòu)能有效達(dá)到設(shè)計目標(biāo).

[1]Sze S M,Gibbons G.Effect of Junction Curvature on Breakdown Votage in Semiconductors[J].Solid-state Electronics,1966,9(9):831-845.

[2] 陳星弼.功率MOSFET與高壓集成電路[M].南京:東南大學(xué)出版社,1990.

[3]Huang H M,Chen X B.New Expressions for Non-punch-through and Punch-through Abrupt Parallel-plane Junctions Based on Chynoweth Law[J].Journal of Semiconductors,2013,34(7):63-67.

[4]Baliga B J.Fundamentals of Power Semiconductor Devices[M].New York:Springer-Verlag,2008.

[5]He J,Zhang X.A Semi-theoretical Relationship between the Breakdown Voltage of Field Plate Edge and Field Design in Planar P-N Junction Terminated with Finite Field Plate[J].Microelectronics Journal,2001,32(9):763-767.

[6]He J,Huang R,Zhang X,et al.Analytical Model of Threedimensional Effect on Voltage and Edge Peak Field Distributions and Optimal Space for Planar Junction with a Single Field Limiting Ring[J].Solid-state Electronics,2001,45(1):79-85.

[7]Tam W S,Siu S L,Wong O Y,et al.Modeling of Terminal Ring Structures for High-voltage Power MOSFETs[J]. Microelectronics Reliability,2012,52(8):1645-1650.

[8]Baradai N E,Sanfilippo C,Carta R,et al.An Improved Methodology for the CAD Optimization of Multiple Floating Field Limiting Ring Terminations[J].IEEE Transactions on Electron Devices,2011,58(1):266-270.

[9]Sze S M,Kwok K N.Physics of Semiconductor Devices[M].Third Edition.New Jersey:John Wiley&Sons Incorporated,2007.

[10]Bose S C J V,De Souza M M,Narayanan E M S,et al.Influence of a Shallow P+Offset Region on a Novel Edge Termination Technique Using Lightly Doped P-Rings[C]//Proceedings of the International Semiconductor Conference: 1.Piscataway:IEEE,1999:63-66.

[11]De Souza M M,Bose S C J V,Narayanan E M S,et al.A Novel Area Efficient Floating Limiting Ring Edge Termination Technique[J].Solid-state Electronics,2000,44(8):1381-1386.

[12]Tihanyi J.Integrated Power Devices[C]//Technical Digest of International Electron Devices Meeting.New York:IEEE,1982:6-10.

[13]Feiler W,Falck E,Gerlach W.Multistep Field Plates for High-voltage Planar p-n Junctions[J].IEEE Transactions on Electron Devices,1992,39(6):1514-1520.

[14]蒲石,郝躍.一種P溝VDMOS器件的研究與實現(xiàn)[J].西安電子科技大學(xué)學(xué)報,2013,40(6):58-61. Pu Shi,Hao Yue.The Development and Realization of P-channel VDMOS[J].Journal of Xidian University,2013,40 (6):58-61.

[15]Meng Q G,Li B Simulation and Analysis on Transient Performance of VDMOS[C]//Proceedings of 2nd International Conference on Measurement,Information and Control.Washington:IEEE Computer Society,2013:1307-1310.

[16]Zheng S G,Zhang J,Zeng X H,et al.Design and Progress Simulation on High Voltage VDMOS[C]//Advances in Intelligent and Soft Computing.Heidelberg:Springer Verlag,2011:155-163.

[17]Jiang W.Statical Simulation and Analysis on 650V VDMOS Tubes[C]//Proceedings of 2nd International Conference on Measurement,Information and Control.Washington:IEEE Computer Society,2013:1311-1314.

（編輯:齊淑娟)

Novel combined edge termination for P-channel VDMOS

PU Shi,DU Lin,ZHANG Dexi
(Ministry of Education Key Lab.of Wide Band-Gap Semiconductor Materials and Devices,Xidian Univ.,Xi’an 710071,China)

This paper is focused on the improvement of the breakdown voltage for P-channel Vertical Doublediffuse MOSFET(VDMOS),mainly on the structure that is combined with the field limiting ring and the field plate.Based on their basic theories,this paper presents a novel junction termination for P-channel VDMOS with a structure of an N+offset region field limiting ring and two multistep field plates.Simulation results have proved its effective improvement on the electric field distribution at the edge of the main junction.With these achievements,an-80 V P-channel VDMOS is designed and fabricated using this structure.The test for the breakdown voltage of the manufactured sample devices has been conducted and experimental results turn out to be in good accord with the simulation results,demonstrating the validity of the design.

P-channel vertical double-diffuse MOSFET;edge termination;field limiting ring;N+offset region;multi-step field plate

TN432

A

1001-2400（2015)06-0070-05

10.3969/j.issn.1001-2400.2015.06.013

2014-06-17

時間:2015-03-13

國家重大科技專項資助項目（2008ZX01002-002);國家自然科學(xué)基金資助項目（61106106);中央高?；究蒲袠I(yè)務(wù)費專項資金資助項目（K50511250008,K5051325002)

蒲 石（1981-),男,西安電子科技大學(xué)博士研究生,E-mail:victor.pu1981@gmail.com.

http://www.cnki.net/kcms/detail/61.1076.TN.20150313.1719.013.html