基于FPGA的Alpha半透明圖像疊加算法硬件實現(xiàn)

曹山，劉繼勇

（西安工業(yè)大學(xué) 電子信息工程學(xué)院，陜西 西安710021）

基于FPGA的Alpha半透明圖像疊加算法硬件實現(xiàn)

曹山，劉繼勇

（西安工業(yè)大學(xué) 電子信息工程學(xué)院，陜西 西安710021）

文中在FPGA上采用純verilog邏輯實現(xiàn)了Alpha半透明圖像疊加算法，即驗證了算法的正確性，同時針對FPGA不善于處理浮點運算的弊端，采用了移位操作的方法，進一步提高了運算速度，實現(xiàn)了Alpha透明系數(shù)可調(diào)，半透明圖像疊加的實時顯示，在高清圖像顯示領(lǐng)域具有很大的實用價值。

Alpha半透明算法；移位操作；高清圖像；實時顯示

Alpha透明算法被廣泛應(yīng)用于圖像處理[1]，2D游戲，3D游戲圖像混合和渲染等領(lǐng)域。在涉及到高清圖像時由于計算量比較大，PC處理速度較慢，圖像半透明疊加效果無法實時呈現(xiàn)。本文采用了FPGA并行處理的思想，同時對邏輯中設(shè)計到的浮點運算進行了移位操作，極大的提高了運算速度，實現(xiàn)了圖像的半透明疊加效果的實時顯示。可以在高清圖像顯示領(lǐng)域中實現(xiàn)視頻和半透明滾動字幕的疊加，以及多路視頻的實時疊加處理[2]。

1 Alpha算法

Alpha通道是一個8位的灰度通道，該通道用256灰度來記錄圖像中透明度信息、定義透明、不透明和半透明區(qū)域，其中黑表示全透明，白表示不透明，灰表示半透明。

Alpha混合算法公式：

R(A)、G(A)、B(A)分別代表圖像A的RGB分量的原色值[3]，R(B)、G(B)、B(B)分別代表圖像B的RGB分量的原色值，R(C)、G(C)、B(C)分別代表混合后圖像C的RGB分量的原色值。alpha為圖像的透明度系數(shù)，取值為0-1，1為完全透明，0為完全不透明，改變這個值可以得到一個漸變的效果。

透明度alpha的計算。顏色在本質(zhì)地上是光的產(chǎn)物，可以把透明度理解為玻璃的透光性。例如一個alpha=0.2的顏色，可以將其想象為透光率為80%的彩色玻璃。透過這塊玻璃看去，由于80%的光都透過了，因此留下來的顏色只剩20%，即所謂系數(shù)為0.2的alpha。

2 Matlab驗證效果

現(xiàn)在通過Matlab[4]來進行兩幅圖片疊加驗證。

將alpha設(shè)為0.4和0.6的顏色進行疊加。這時相當(dāng)于疊加了兩塊玻璃，一塊透光率為60%，另一塊為40%。一道光束穿過，經(jīng)過60%透光率玻璃時，光線強度剩下80%，再經(jīng)過40%透光率玻璃時，光線進一步被削弱，只剩下60%*40% =24%。這意味著合成的圖片有24%的透明性。

Matlab核心代碼：

兩幅圖片的分辨率都是1 024*768，疊加后處理效果圖如下：

由效果圖可以看出，實現(xiàn)了海鷗在藍天白云中飛翔的半透明效果。由于藍天白云圖片alpha為0.4，海鷗圖片alpha為0.6，所以海鷗透明度明顯高于藍天白云。隨著藍天白云alpha值的提高，透明度也會提升，相反海鷗透明度會隨之降低。

雖然實現(xiàn)了半透明疊加效果，但由于圖片分辨率過高，Matlab要對每個像素點的RGB三通道分別進行alpha算法公式運算，最后輸出合成圖片，用了大約0.75 s的時間。對視頻圖像無法做到實時處理的效果。因此，考慮用FPGA硬件設(shè)計來實現(xiàn)此算法。

圖1 Matlab實現(xiàn)的半透明圖片疊加效果圖Fig.1 Matlab achieve translucent images superimposed renderings

3 FPGA硬件實現(xiàn)

本設(shè)計硬件采用的市面上常用的開發(fā)板，主控芯片是ALTERA公司的Cycelone IV，并帶有VGA，百兆網(wǎng)口，RS232串口等一系列接口。FPGA內(nèi)部產(chǎn)生兩幅圖片同時進行半透明化疊加，并且通過開發(fā)板上的按鍵來控制alpha系數(shù)，從而實現(xiàn)調(diào)節(jié)兩幅圖片的之間的透明度，最后在VGA顯示器進行顯示。

3.1 邏輯設(shè)計整體框圖

整體框圖包括3個模塊，alpha_control模塊、vga_display模塊和vga_driver模塊

alpha_control模塊：通過外部按鍵控制alpha半透明參數(shù)，實現(xiàn)兩幅疊加圖片之間透明度實時轉(zhuǎn)換。

vga_display模塊：由于FPGA內(nèi)部的memory容量有限，無法存儲高分辨圖片，因此通過此模塊生成兩幅圖片，并實現(xiàn)半透明圖片的疊加，然后送到VGA顯示器進行實時顯示。

vga_driver模塊：驅(qū)動VGA[5]工作在預(yù)定的分辨率下，這里驅(qū)動顯示器工作在1024*768@65MHz的分辨率下。

3.2 VGA驅(qū)動原理

VGA驅(qū)動本質(zhì)就是在一定工作頻率下，產(chǎn)生準確的時序關(guān)系包括：VS-垂直同步信號，HS-水平同步信號，消隱信號之間的關(guān)系。

在VGA顯示過程中，完成一行掃描所要的時間為水平掃描時間，完成一幀掃描所需要的時間稱為垂直掃描時間。每掃描完一行用行同步信號進行同步；掃描完所有行后用場同步信號進行同步。本文設(shè)計采用的是1024*768@65MHz模式。依據(jù)時序標準，每顯示行包含1344個點，其中1024為顯示有效區(qū)，320點為消隱區(qū)，每行的行同步脈沖低電平寬度為136個像素點；同理每場有806行，有效行為768，其中場同步脈沖低電平寬度為6行。

圖2 邏輯設(shè)計整體框圖Fig.2 Overall block diagram of the logic design

圖3 行場掃描Fig.3 Field scanning

如上圖所示，每一場的掃描都包含若干個行掃描，如此往復(fù)循環(huán)。

3.3 Alpha算法verilog實現(xiàn)

為了實現(xiàn)快速運算，這里將透明比例按2的N次冪來分級 (Alpha=1/256)，同時進行了移位算法，式(1)、式(2)、式(3)變?yōu)橐韵鹿剑?/p>

代碼一開始產(chǎn)生了2幅圖片：vga_data_ff1為VGA水平驅(qū)動 vga_xpos與垂直驅(qū)動 vga_ypos乘積產(chǎn)生的分形圖；vga_data_ff2為彩條圖形，這是將VGA水平驅(qū)動vga_xpos分為8部分，分別對應(yīng)黑、藍、品、綠、黃、紅、紫、白8種顏色。

然后對每個像素的RGB三通道分別進行alpha算法公式運算，疊加后生成16bit的紅色通道的red_data，綠色通道gre_data和藍色通道blu_data.

最后選取紅色通道red_data低5位，綠色通道gre_data低6位，藍色通道blu_data低5位組成RGB565格式圖像送到VGA進行顯示。

3.4 顯示效果

顯示效果如圖4所示。由效果圖可以看出本設(shè)計完美實現(xiàn)了實時的半透明圖形的疊加，此時即可以看到分形圖，又可以看到8條彩條，二者相互融合。

本設(shè)計即驗證了Alpha混合算法的正確性，又滿足了高清圖像半透明疊加融合的實時需求。

圖4 VGA顯示效果Fig.4 VGA display

4 結(jié)論

為解決高清領(lǐng)域中涉及到的圖像實時疊加和半透明字幕滾動等問題，本設(shè)計利用FPGA并行處理的思想，同時對邏輯中設(shè)計到的浮點運算進行了移位操作，極大的提高了運算速度，實現(xiàn)了圖像的半透明疊加效果的實時顯示[6]。同時對實現(xiàn)多路高清視頻疊加顯示，也有很大的借鑒意義。

[1]高宏亮,劉彪,李龍龍.基于FPGA的圖像采集和預(yù)處理技術(shù)的研究[J].機械制造自動化2013(13):72-75.GAO Hong-liang,LIU-Biao,LI Long-long.Based on FPGA image acquisition and pre-processing technology[J].Machinery Manufacturing Automation，2013(13)：72-75.

[2]王旭東,王新賽,李堅.基于FPGA的視頻圖像疊加系統(tǒng)的設(shè)計與實現(xiàn)[J].電子技術(shù)應(yīng)用,2007,(11):38-40.WANG Xu-dong,WANG Xin-sai,LI Jian.Design and implementation of FPGA-based video overlay system[J]Electronic Technology Applications,2007,(11):38-40.

[3]沈庭芝.數(shù)字圖像處理及模式識別[M].北京：北京理工大學(xué)出版社，1998.

[4]朱富麗.MATLAB在數(shù)字圖像處理技術(shù)中的應(yīng)用[J].計算機光盤軟件與應(yīng)用,2010,(4):10-11.ZHU Fu-li.Application of MATLAB in digital image processing techniques[J]Computer CD Software and Applications,2010,(4):10-11.

[5]袁堂青,張玉瞞.基于FPGA的VGA漢字顯示系統(tǒng)設(shè)計與實現(xiàn)[J].濟南大學(xué)學(xué)報：自然科學(xué)版，2011(1):36-39.YUAN Tang-qing,ZHANG Yu-lin.FPGA-based VGA character display system design and implementation[J].Jinan U-niversity Journal:Natural Science,2011(1):36-39.

[6]周振波.VGA同步顯示在LED大屏幕系統(tǒng)應(yīng)用設(shè)計 [J].硅谷，2009(23):112.ZHOU Zhen-bo.VGA synchronous display LED large screen system application design[J].Silicon Valley,2009(23):112.

Alpha translucent algorithm based on FPGA hardware imp lementation

CAO Shan，LIU Ji-yong
（School of Electronics and Information Engineering，Xi’an Technlogical University，Xi’an 710021，China）

On the FPG pure verilog logic is adopted to accomplish the Alpha semi-transparent image superposition algorithm, namely the validity of the proposed algorithm,at the same time,aiming at the disadvantages of FPGA are not good at dealing with floating point arithmetic,adopt the method of the shift operation,further improves the operation speed,realizes the Alpha coefficient of transparent is adjustable,the real-time display of translucent image overlay,has a great practical value in the field of high-definition image display.

Alpha translucent algorithm;shift operation；high-definition images;real-time display

TN919.85

A

1674－6236（2015）10-0172-03

2014-09-15 稿件編號：201409136

曹 山(1988—)，男，山東萊蕪人，碩士。研究方向：數(shù)字圖像處理FPGA實現(xiàn)。