集成電路FT制程高壓測試方法研究

姚 銳，周 淳，張亞軍，倪曉麗

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

1 引言

隨著經濟發(fā)展和技術的進步，集成電路產業(yè)取得了飛速的發(fā)展?，F(xiàn)在城市的每個角落隨處可見光彩奪目的大型戶外顯示屏，幾乎每個家庭都擁有液晶電視、液晶顯示器、電源充電器等，它們正常穩(wěn)定的工作都依賴于電源管理系統(tǒng)，實現(xiàn)AC/DC和DC/DC等的轉換。

隨著綠色電源的興起，追求更高的能量轉換效率，越來越多的MOS器件應用于電源管理模塊。MOS器件的耐高壓測試即耐電壓強度測試是檢測電源管理電路的一項重要指標。在集成電路FT制程中主要通過自動分選機金手指單元實現(xiàn)測試資源對于被測器件的激勵，主要有自動分選機夾測和自動分選機壓測兩種實現(xiàn)方式。

2 集成電路測試的目的及其相應流程

2.1 測試的意義

測試是一個實驗的過程，在這個過程中運行系統(tǒng)并分析它的響應結果，以判斷該系統(tǒng)是否正常運行。測試的準確性和可靠性對于產品質量非常重要。集成電路測試主要指對其各種應用的數(shù)字集成電路、模擬集成電路和數(shù)?；旌闲盘柤呻娐返臏y試，檢測集成電路芯片中由生產制程等可能引入的缺陷。測試的意義不僅僅在于判斷被測試器件是否合格，還可以提供關于制造過程的有用信息，從而有助于提高成品率；同時還能反饋設計方案可能存在的薄弱環(huán)節(jié)，有助于檢測出設計方面的問題。集成電路測試主要有兩個節(jié)點：晶圓級測試，簡稱CP測試；成品測試，簡稱FT測試（本論文研究的測試節(jié)點）。

2.2 集成電路測試流程

集成電路測試的流程如圖1所示。

圖1 集成電路測試流程

2.3 FT封裝形式

集成電路的封裝類型有很多，有DIP/SOP/SSOP/TSOP/QFN/BGA/TO系列等，本論文主要就DIP/SOP兩種常見的封裝形式的集成電路高壓測試方法進行研究。

3 測試技術

當被測電阻阻值小于幾歐，測試引線的電阻和金手指與測試點的接觸電阻與被測電阻相比已不能忽略不計時，若仍采用兩線測試方法必將導致測試誤差增大。此時可采用開爾文連接方式（或稱四線測試方式）來進行測試，如圖2。

開爾文連接有兩個要求：對于每個測試點都有一條激勵線F和一條檢測線S，二者嚴格分開，各自構成獨立回路。同時要求S線必須接到一個有極高輸入阻抗的測試回路上，使流過檢測線S的電流極小，近似為0。

圖2中R表示引線電阻和金手指與測試點的接觸電阻之和。由于流過測試回路的電流為0，在R3、R4上的壓降也為0，而激勵電流I在R1、R2上的壓降不影響I在被測電阻上的壓降，所以電壓表可以準確測出Rt兩端的電壓值，從而準確測量出Rt的阻值。測試結果和R無關，有效減小了測量誤差。按照作用和電位的高低，這4條線分別被稱為高電位施加線（HF）、低電位施加線（LF）、高電位檢測線（HS）和低電位檢測線（LS）。

圖2 開爾文連接測試

4 高壓測試問題的研究解決

4.1 高壓測試需要條件

行業(yè)主流的集成電路耐壓測試要求提供的高壓為 700～1 200 V。

下面是一段高壓測試施加及測試條件：

HKV_SetMode（0,0,900,10）;//0通道測量漏電流，最高輸出電壓900 V，最大測量電流10 mA。

DelaymS（5）;

HKV_SetMode（0,1,5,900）;//0通道測量耐壓，最高輸出電流5 mA，最大測量電壓900 V。

DelaymS（5）;

HKV_SetOutVal（0,-0.25）;

DelaymS（10）;

HKV_MeasureV（0）;

VBDS=pSite-＞RealData[0];

4.2 高壓測試核心解決點

根據(jù)大批量產品的生產跟蹤和過程出現(xiàn)異常的分析結果，高壓測試主要解決兩個核心問題，全自動分選機的金手指碳化處理和絕緣處理等，而這兩個問題又彼此包含。

4.3 高壓測試碳化及處理方法

本文討論的測試結構為圖1的夾測測試。在高壓測試過程中由于金手指與被測試電路長時間頻繁的接觸，尤其是被施加高壓的管腳與其接觸的金手指之間會產生“碳化”現(xiàn)象。碳化即金手指與被測試電路管腳之間由于長時間頻繁在高壓環(huán)境下接觸形成的氧化現(xiàn)象。當碳化達到一定程度就會在金手指表面形成厚厚的氧化層，從而嚴重影響到金手指與被測試電路之間的接觸阻抗。起初的碳化消除方法是進行粗糙化處理，即用規(guī)格1200CW的砂紙擦拭金手指的氧化層，盡可能露出原先合金的本色，但由于多次的擦拭會導致金手指平整度變差，從而出現(xiàn)接觸不良或打管腳現(xiàn)象，大大縮短了金手指的使用壽命。

4.4 高壓測試預防碳化優(yōu)化方案

為了減少金手指的損耗，節(jié)約生產成本，同時提升測試質量，需要尋求新方法解決金手指碳化問題。經過長期跟蹤觀察，比對了夾測和壓測的生產過程發(fā)現(xiàn)，夾測金手指與被測試電路接觸是點與面的接觸，而壓測是面與面的接觸。接觸面積的增加確保了各種激勵施加的可靠性和準確性。為了緩解在高壓夾測試情況下對金手指的碳化損傷，增大金手指與被測試電路管腳之間的接觸面積可以大幅緩解這種現(xiàn)象的發(fā)生。

圖3為優(yōu)化后的方案。

圖3 金手指用于高壓測試的優(yōu)化處理

4.5 高壓測試“打火”和通訊紊亂

生產過程中，操作人員反饋高壓測試過程中會頻繁出現(xiàn)“打火”現(xiàn)象，且個別批次特別明顯。經過一段時間的跟蹤觀察發(fā)現(xiàn)，由于集成電路在封裝工序中因不同廠家封裝工藝的差異，導致封裝好的集成電路上下兩側存在露銅線現(xiàn)象，此銅線與電路內部是相通的，有的甚至是與源端相連。由于集成電路在被測試之前是停放在測試區(qū)的測試擋板上，此測試擋板的結構是導電性能很好的鐵，與整個測試機是一個整體。當對集成電路進行耐壓性能測試的時候，就會產生短路從而出現(xiàn)“打火”現(xiàn)象，產生一系列意想不到的后果，如直接燒毀集成電路、導致操作人員被電擊等。

其中最常見也是最令人煩惱的是導致自動分選機和測試系統(tǒng)之間的通訊信號混亂。因為自動分選機通訊板上的“地”與整個分選機是同一個“地”，高壓信號通過導電性能良好的測試擋板傳遞到了通訊板上，使得通訊板受到很強的外來信號干擾發(fā)生紊亂，無法正常接收測試系統(tǒng)發(fā)來的信號，不能完成正常的生產流程，同時伴隨很大的質量風險。

4.6 高壓測試的絕緣處理

為了避免以上現(xiàn)象的發(fā)生，起初是在測試擋板上粘貼絕緣膠帶，粘貼絕緣膠帶后異?，F(xiàn)象得到較大緩解，但并沒有真正完全解決絕緣的問題，持續(xù)時間也只有短短的兩三天周期。分析原因在于測試擋板很窄，絕緣膠帶很難牢固地粘連在上面，且絕緣膠帶的抗耐磨性很差，很容易損壞。

經過一段時間的思考，選擇在測試擋板上涂環(huán)氧樹脂膠，固化后的環(huán)氧樹脂分子結構致密同時具有很強的內聚力、突出的尺寸穩(wěn)定性、耐久性及其優(yōu)異的電絕緣性能，對絕大多數(shù)金屬和非金屬都有很好的粘結性。

經過一段時間的使用發(fā)現(xiàn)效果比較理想，比起初粘貼絕緣膠帶的效果有了很大的改善：

第一，避免了如絕緣膠帶粘連性不好導致的脫落現(xiàn)象；

第二，比起絕緣膠帶的抗耐磨性和電絕緣性也有了很大的提升，由原來兩三天的使用壽命提升到20天左右。

但由于測試產能的提升加上需要測試高壓產品的增多，20天的使用壽命仍遠遠達不到生產需求，急需尋找一種更加可靠和持久的解決方案。

圖4 測試擋板的絕緣處理

現(xiàn)有設計在測試擋板上嵌貼陶瓷片做電絕緣處理，如圖4在測試擋板上嵌貼陶瓷片。選擇陶瓷片是因為陶瓷片具有極佳的電絕緣性與抗耐磨性，經過一段時間的使用效果卓越，比起環(huán)氧樹脂膠，陶瓷片的耐磨系數(shù)是固化后環(huán)氧樹脂的40～50倍。這就基本從根源上解決了高壓測試伴生的各種異常問題。

5 結束語

任何一塊集成電路都是為完成一定的電特性功能而設計的單片模塊，IC測試就是集成電路的測試，就是運用各種方法，檢測那些在制造過程中由于物理缺陷引起的不符合要求的樣品。如果存在無缺陷產品的話，集成電路的測試也就不需要了。由于實際制造過程所帶來的以及材料本身或多或少都有的缺陷，無論怎樣完美的產品都會產生不良的個體，因此測試也就成為集成電路制造中必不可少的工程之一。而集成電路FT制程高壓測試則是一系列集成電路測試的重要指標測試，有別于常規(guī)的常壓測試，是一個新的測試領域，需要拓展思路，尋求更準確和完美的解決方案。

[1] 半導體集成電路測試的基本原理[M]. 北京：電子工業(yè)出版社.

[2] 集成電子線路設計[M]. 福州：福建科學技術出版社.

[3] 集成電路測試技術[M]. 北京：人民郵電出版社.