一種基于電路劃分的模擬電路IP核保護算法

謝 敏，楊 帆，曾 璇

（復(fù)旦大學 專用集成電路與系統(tǒng)國家重點實驗室，上海 201203）

隨著超大規(guī)模集成電路技術(shù)的發(fā)展以及片上系統(tǒng)（System on a Chip，SoC）的出現(xiàn)，基于IP（Intellectual Property）的SoC設(shè)計成為目前工業(yè)界最常用的芯片設(shè)計方法.使用IP 核不僅可以有效地控制設(shè)計費用、縮短設(shè)計周期，還可以提高產(chǎn)品質(zhì)量，但是目前非法者盜取IP核的行為屢禁不止，損害了IC芯片設(shè)計者的版權(quán)和經(jīng)濟利益，也對使用者帶來了一定的安全風險［1］.目前，非法者主要通過以下3種方式盜取IP核的內(nèi)容：（1）通過竊取HDL（Hardware Description Language）文件或者網(wǎng)表文件制作非法IP核；（2）制造代工廠對版圖文件或者版圖進行非法拷貝，制作非法硬核；（3）利用解剖芯片和反向工程非法盜取IP核內(nèi)容.這些方式說明了IC設(shè)計的每一步流程都容易被非法者用來盜取芯片信息，因此設(shè)計出IP核加密算法，對芯片設(shè)計流程進行保護，具有重要意義.理想的芯片加密過程必須不僅能對電路結(jié)構(gòu)起到保護作用，同時還不能嚴重影響電路性能以及電路的前端和后端設(shè)計.

目前對數(shù)字電路進行加密的算法已經(jīng)比較成熟，主要分為標簽技術(shù)、數(shù)字水印技術(shù)和數(shù)字指紋技術(shù).標簽技術(shù)指的是將一塊電子“標簽”放在芯片內(nèi)部，用來判別芯片的真?zhèn)?Majzoobi等［2］提出了一種基于電子標簽的PUF（Physical Unclonable Functions）新技術(shù)，這種技術(shù)在芯片內(nèi)部設(shè)置一個RFID（Radio Frequency Identification）標簽，將芯片保護起來，防止其被克隆.標簽技術(shù)的優(yōu)點在于其較高的可信度和優(yōu)越的跟蹤性，但是由于“標簽”具有一定的獨立性，所以這種技術(shù)在一般情況下只能起到“威懾”作用，盜版者有可能將所放置的“標簽”去除或破壞.

數(shù)字水印技術(shù)可以克服標簽法的劣勢嵌入到設(shè)計中.Liang等［3］提出了基于向量最小相關(guān)度的多掃描鏈算法，首先由偽隨機測試向量產(chǎn)生器生成掃描輸入的測試向量序列，然后測試向量序列與被測電路相結(jié)合構(gòu)建出帶有最小相關(guān)度向量的多掃描鏈水印結(jié)構(gòu)，通過對該水印結(jié)構(gòu)添加約束，水印可以被限制在特定的掃描單元里.數(shù)字水印技術(shù)具有不可見和抗攻擊的能力，但是水印具有可被修改或移除的風險，并且不具有用戶密鑰唯一性.

數(shù)字指紋的主要優(yōu)勢在于對每個不同用戶發(fā)放擁有獨特指紋的IP設(shè)計，便于進行IP的侵權(quán)追蹤，追究非法用戶的責任.但是最大的難點是需要實現(xiàn)大量擁有相同功能和技術(shù)指標并具有獨特性的IP設(shè)計，而且要有較高的抗合謀攻擊能力.數(shù)字指紋技術(shù)目前具有代表性的算法是由Lach等［4－5］提出的一種基于解決方案的IP指紋保護技術(shù).它以解決方案的劃分為基礎(chǔ)，首先將最初的解決方案劃分成很多部分，然后為各個部分提供了不同的實現(xiàn)形式，通過對不同部分實現(xiàn)形式的不同組合完成功能相同且結(jié)構(gòu)不同的IP設(shè)計.

模擬電路在飛速發(fā)展的集成電路技術(shù)中的地位和作用是不可替代的.然而模擬電路不僅對速度、精度以及功耗等多種性能有較高的要求，同時模擬電路對噪聲、串擾等比數(shù)字電路要敏感得多，因此目前對模擬電路的IP保護相關(guān)的算法和實現(xiàn)并不多.Irby等［6］提出了針對模擬電路的版圖進行保護的方法，首先根據(jù)電路中所有晶體管的類型和寬長比將晶體管進行排序，然后將加密水印嵌入到用于電路版圖的晶體管叉指數(shù)（finger）中.這種方法相當于對模擬電路的參數(shù)進行加密，但并沒有擾亂模擬電路的拓撲結(jié)構(gòu)，因此加密性能并不高，同時它只在版圖級別進行加密，并沒有對電路網(wǎng)表起到保護作用.

本算法提出了一種基于電路劃分的模擬電路IP核保護算法，首先將模擬電路建模成帶權(quán)超圖，然后通過對帶權(quán)超圖進行最大割劃分，在劃分割邊處對線網(wǎng)進行擾動加密，對模擬電路的拓撲結(jié)構(gòu)起到隱蔽作用.該算法可以有效保護模擬電路IP 核的內(nèi)容，并不影響電路的實際功能，同時帶來的面積開銷和對電路性能的影響也在可接受的范圍內(nèi).

1 背景回顧

本文涉及到一些基本的電路圖劃分的概念，如超圖、帶權(quán)超圖、電路圖劃分等，下面進行簡單的定義和介紹.

超圖：超圖是一種廣義上的圖，由節(jié)點集合和超邊集合組成，超邊可以連接兩個或者多個節(jié)點.對于超圖HG＝（V，Eh），其頂點集V＝｛vi｜1≤i≤n｝，超邊集Eh＝

帶權(quán)超圖：節(jié)點或者超邊含有權(quán)重的超圖稱為帶權(quán)超圖.用映射S：V——R 定義節(jié)點的權(quán)值，即S（vi）表示結(jié)點vi的權(quán)值；用映射W：Eh——R 定義邊的權(quán)值，即的權(quán)值［7］.

模擬電路的超圖模型：由于在模擬電路中，存在多個晶體管連接到同一個信號節(jié)點的結(jié)構(gòu)，因此一般用超圖模型來表示模擬電路［8］.如圖1所示，用超圖中的各個節(jié)點來表示電路中各個器件，用超圖中的超邊來表示器件間的連接關(guān)系，器件的大?。娣e）用節(jié)點的點權(quán)重來表示，器件間連接關(guān)系的重要性用超邊的權(quán)重來表示.

超圖劃分與割邊：對于帶權(quán)超圖HG＝（V，Eh），給定的二分劃分為P＝（V1，V2），其中V1和V2滿足：V1∪V2＝V，V1∩V2＝?.該劃分的割邊為屬于不同劃分子集的超邊權(quán)重之和，記為：cut（P）.如圖2所示，超圖的最大割劃分問題就是找到一種劃分方案P，使得割邊cut（P）最大.

圖1 （a）模擬電路圖和（b）對應(yīng)的超圖模型Fig.1 （a）Analog circuit diagram and（b）corresponding hypergraph model

圖2 超圖劃分示例Fig.2 Hypergraph partition diagram

2 基于電路劃分的模擬電路IP核保護算法

為了實現(xiàn)模擬電路IP核保護，本算法主要通過修改電路網(wǎng)表，對電路中的線網(wǎng)加密，從而擾亂電路的拓撲結(jié)構(gòu)實現(xiàn)IP核保護.首先通過分析電路網(wǎng)表將模擬電路建模成帶權(quán)超圖，然后對該帶權(quán)超圖進行最大割劃分，在電路圖的割邊處進行線網(wǎng)加密，增強了IP 核內(nèi)部模擬電路拓撲結(jié)構(gòu)的隱蔽性，起到了保護模擬電路IP核的作用.同時，該加密網(wǎng)表并不影響后端仿真工作人員制作版圖和仿真驗證，對于根據(jù)加密網(wǎng)表制作出來的版圖，使用正確開關(guān)序列密碼開啟電路后，即可獲得正常的電路功能，并且加密處理對原電路帶來的性能和面積開銷也在可接受的范圍之內(nèi).

2.1 電路的超圖模型和最大割劃分算法

本文提出的算法是基于對電路圖拓撲結(jié)構(gòu)的非關(guān)鍵路徑進行線網(wǎng)加密，起到擾亂電路拓撲結(jié)構(gòu)的作用.為了最大程度地實現(xiàn)對拓撲結(jié)構(gòu)的擾動，我們選擇對電路拓撲結(jié)構(gòu)的劃分最大割處進行線網(wǎng)擾動加密，以實現(xiàn)最高效地隱蔽到原電路拓撲結(jié)構(gòu)中的作用.

由于模擬電路中通常包含有大量的對稱結(jié)構(gòu)（如差分電路等），在對稱結(jié)構(gòu)處進行劃分一方面無法對網(wǎng)表進行加密；另一方面，在對稱處進行劃分還會破壞電路原有的對稱關(guān)系，導(dǎo)致電路性能降低，甚至出現(xiàn)功能錯誤.因此，我們要避免在電路對稱處進行劃分.另外，模擬電路中還會存在一些關(guān)鍵結(jié)構(gòu)，這些關(guān)鍵結(jié)構(gòu)會決定電路性能，我們也希望在電路劃分時，不要破壞這些結(jié)構(gòu).為此，我們提出了一種降低對稱或關(guān)鍵結(jié)構(gòu)處超邊權(quán)重的方法來避免在對稱處進行劃分.該方法的主要思想是降低對稱或關(guān)鍵結(jié)構(gòu)部分的邊權(quán)重，使得最大割不發(fā)生在對稱或關(guān)鍵結(jié)構(gòu)部分.我們將這些對稱結(jié)構(gòu)的超邊的權(quán)重w′i，j降低為原權(quán)重wi，j的，其中n大于1，即

這里n是一個經(jīng)驗參數(shù)，一般可以取10～100之間的數(shù)值，電路構(gòu)成超圖的原始邊權(quán)重取為1.對稱結(jié)構(gòu)可以通過用戶指定或通過自動的對稱結(jié)構(gòu)檢測算法來檢測［9］，關(guān)鍵結(jié)構(gòu)則由用戶來指定.

電路的劃分子集數(shù)對電路性能和加密強度有較大影響，通過實驗驗證，本文提出的算法對于晶體管數(shù)目少于50個的電路，設(shè)置劃分子集數(shù)k為2；對于晶體管數(shù)目大于50個的電路系統(tǒng)，設(shè)置劃分子集數(shù)k為［N／m］＋1，取m＝50.

構(gòu)造完電路的帶權(quán)重的超圖模型后，我們需要求解超圖的k－劃分最大割問題，即將超圖劃分為k 個劃分子集，并使得劃分后電路的割邊權(quán)重之和最大.超圖的k－劃分最大割問題是一個NP難問題，對于大規(guī)模問題，無法在有限時間內(nèi)求得最優(yōu)解.近年來，發(fā)展了很多超圖的k－劃分最大割問題的近似算法：Andersson和Engebretsen［10］為普通超圖的最大割劃分問題提出了一種基于最大集合分割和線性規(guī)劃的算法；Ageev和Sviridenko［11］針對給定劃分子集數(shù)目的小規(guī)模超圖最大割劃分問題，提出了一種基于管道舍入技術(shù)的隨機算法；Zhu［12］提出了一種基于確定局部搜索計數(shù)的算法.

傳統(tǒng)的FM 算法［13］被用于求解超圖的k－劃分最小割問題，該算法可以高效求解大規(guī)模問題，并可以獲得較為優(yōu)化的解.本文是基于FM 算法的多層次迭代二分劃分方法［14］進行修改來求解超圖的k－劃分最大割問題，其主要思想是從電路的隨機劃分出發(fā)，對電路的劃分進行迭代改進，使劃分的割最大.本文的k劃分最大割算法主要步驟如下：

（1）讀取電路網(wǎng)表，建立帶權(quán)超圖模型，根據(jù)電路結(jié)構(gòu)進行權(quán)重預(yù)處理并指定劃分子集個數(shù)k；

（2）根據(jù)超邊連接關(guān)系計算所有器件結(jié)點的增益，利用桶結(jié)構(gòu)和雙向鏈表存儲所有結(jié)點的增益，并對超圖模型進行初始二分劃分，平衡系數(shù)根據(jù)k的大小確定；

（3）每次挑選增益最大的結(jié)點進行移動，每次移動嘗試后設(shè)置該結(jié)點為“鎖定”狀態(tài)，并記錄每一次移動后的割邊權(quán)重，直到所有結(jié)點都為“鎖定”狀態(tài)；

（4）挑選取得割邊權(quán)重最大的前n次操作，確定并記錄本次二分劃分的結(jié)果和割邊權(quán)重；

（5）如果目標劃分子集數(shù)k大于當前已有劃分數(shù)目，更新帶權(quán)超圖模型，迭代執(zhí)行步驟（2）、（3）、（4），直至算法結(jié)束.

2.2 線網(wǎng)加密方法

在對電路超圖進行劃分后，我們對劃分結(jié)果的割邊線網(wǎng)進行加密處理，主要通過添加混淆開關(guān)來實現(xiàn).我們可以選擇對所有割邊線網(wǎng)進行加密，也可以從其中選擇部分線網(wǎng)進行加密.對于n 條割邊，存在種連接方式，這里表示全排列.如果對該連接關(guān)系加密，非授權(quán)者在沒有拿到正確密碼的情況下，找到正確的開關(guān)序列的概率是，具有較好的加密強度.為了對線網(wǎng)連接關(guān)系進行加密，我們需要添加n2個開關(guān)來控制線網(wǎng)的連接關(guān)系.

我們以圖3為例來介紹線網(wǎng)加密方法，線網(wǎng)AC和線網(wǎng)BD 跨接在兩個子集之間，為了對此線網(wǎng)進行加密，我們通過修改網(wǎng)表，添加新線網(wǎng)AD 和BC，同時在線網(wǎng)AC、AD、BC、BD 中間添加開關(guān)，4個開關(guān)依次為T1、T2、T3和T4.這樣兩個子集之間總共有2種連接方式，其中T1和T4閉合、T2和T3斷開是正確的開關(guān)設(shè)置方式，開關(guān)序列密碼為1001；T2和T3閉合、T1和T4斷開是錯誤的開關(guān)設(shè)置方式，開關(guān)序列密碼為0110.因此，對于此種情況，非授權(quán)者找到正確開關(guān)的概率是0.5.

圖3 線網(wǎng)加密圖示Fig.3 Net encryption diagram

線網(wǎng)加密的開關(guān)是由MOS管傳輸門來實現(xiàn).如圖4所示，T1為NMOS管，T2為PMOS管，NMOS管的襯底端接地，PMOS管的襯底接Vdd，兩個柵極是控制信號，輸入信號互補，源級和源級相接，作為輸入端，漏極和漏極相接，作為輸出端.通過C 和信號來控制傳輸門的通斷，從而控制電路的連接關(guān)系［15］.

圖4 傳輸門實現(xiàn)模擬開關(guān)圖示Fig.4 Analog switch implemented by transmission gate diagram

3 實驗結(jié)果及分析

為了驗證本文提出的算法的可行性和有效性，我們選取了幾類典型的模擬電路進行試驗，包括緩沖器、比較器、負壓電荷泵等.通過本文實現(xiàn)的網(wǎng)表加密軟件對電路網(wǎng)表進行加密處理，該軟件由C＋＋語言實現(xiàn)，由3267行代碼組成，輸入為模擬電路網(wǎng)表，輸出為添加完加密開關(guān)的網(wǎng)表.對網(wǎng)表加密前后的電路都使用Cadence的SPECTRA 工具進行仿真.

（1）緩沖器

如圖5（a）所示，緩沖器電路由一個接成閉環(huán)工作形式的兩級放大器構(gòu)成，用來對輸入信號進行緩沖，提高其驅(qū)動能力.圖5（b）為對該緩沖器電路的線網(wǎng)進行加密處理過的電路.

仿真時設(shè)置電源電壓為4V，輸入信號為2V.由于該電路測例共含有10個晶體管，因此設(shè)置劃分子集數(shù)為2.

直流仿真結(jié)果如下：當不加線網(wǎng)加密開關(guān)時，緩沖器的輸出為2.000 6V；當加入正確的控制信號（即開關(guān)序列碼為1001）時，緩沖器的輸出為2.000 6V，功能正常；當加入與正確控制信號完全相反的信號（即開關(guān)序列碼為0110）時，緩沖器的輸出為3.996V，功能錯誤；當輸入開關(guān)序列為1111時，緩沖器輸出電壓為3.174V，功能錯誤.當不加線網(wǎng)加密開關(guān)時，緩沖器的面積為175μm2，添加開關(guān)后的面積為179μm2，面積增加了2.3%.

交流仿真結(jié)果如下：當不加線網(wǎng)加密開關(guān)時，緩沖器環(huán)路的頻率響應(yīng)曲線如圖6（a）所示，交流小信號增益為100.1dB，單位增益帶寬為10.25MHz，相位裕度為104.5°；當加入正確的控制信號（即開關(guān)序列碼為1001）時，緩沖器環(huán)路的頻率響應(yīng)曲線如圖6（b）所示，交流小信號增益為100.3dB，單位增益帶寬為10.46MHz，相位裕度為104°；當加入與正確控制信號完全相反的信號（即開關(guān)序列碼為0110）時，緩沖器環(huán)路的頻率響應(yīng)曲線如圖6（c）所示，交流小信號增益為－153.1dB，功能錯誤；當輸入開關(guān)序列為1111時，緩沖器環(huán)路的頻率響應(yīng)曲線如圖6（d）所示，交流小信號增益為－87.02dB，功能錯誤.

圖5 （a）緩沖器加密前電路和（b）緩沖器加密后電路Fig.5 （a）Buffer circuit beforeencryption and（b）buffer circuit after encryption

圖6 緩沖器環(huán)路頻率響應(yīng)曲線Fig.6 Loop frequency response of buffer circuit

時域瞬態(tài)仿真結(jié)果如下：當不加線網(wǎng)加密開關(guān)時，緩沖器輸入與輸出的時域波形對比如圖7（a）所示，輸出信號與輸入信號一致，實現(xiàn)了緩沖器的功能；當加入正確的控制信號（即開關(guān)序列碼為1001）時，緩沖器輸入與輸出的時域波形對比如圖7（b）所示，輸出信號與輸入信號一致，實現(xiàn)了緩沖器的功能；當加入與正確控制信號完全相反的信號（即開關(guān)序列碼為0110）時，緩沖器輸入與輸出的時域波形對比如圖7（c）所示，輸出信號與輸入信號不一致，功能錯誤；當輸入開關(guān)序列為1111時，緩沖器輸入與輸出的時域波形對比如圖7（d）所示，輸出信號與輸入信號不一致，功能錯誤.

圖7 緩沖器時域波形曲線Fig.7 Time domain waveform of buffer circuit

（2）比較器電路

如圖8（a）所示，比較器電路由一個開環(huán)工作的運算放大器構(gòu)成，用來實現(xiàn)對兩個輸入信號大小關(guān)系的判斷.當兩個輸入信號中正端比負端大時，輸出高電平，反之則輸出低電平.圖8（b）為對該比較器電路的線網(wǎng)進行加密處理過的電路.

仿真時設(shè)置如下：電源電壓3.5V，輸入信號正端為1.01V，負端為1V.由于該電路測例共含有28個晶體管，因此設(shè)置劃分子集數(shù)為2.

仿真結(jié)果表明：當不加線網(wǎng)加密開關(guān)時，比較器的輸出為3.063V，輸出為高電平；當加入正確的控制信號（即開關(guān)序列碼為0110）時，比較器的輸出為3.062V，功能正常；當加入與正確控制信號完全相反的信號（即開關(guān)序列碼為1001）時，比較器的輸出為0.333V，可以視為低電平，功能錯誤；當輸入開關(guān)序列分別為0000和1111時，比較器輸出電壓分別為1.217V 和1.316V，可以視為不確定的邏輯電平，同樣屬于功能錯誤.當不加線網(wǎng)加密開關(guān)時，比較器的面積為1 982μm2，添加開關(guān)后的面積為2 022μm2，面積增加了2%.

圖8 （a）比較器加密前電路和（b）比較器加密后電路Fig.8 （a）Comparator circuit before encryption and（b）comparator circuit after encryption

時域瞬態(tài)仿真結(jié)果如下：當不加線網(wǎng)加密開關(guān)時，比較器輸入與輸出的時域波形對比如圖9（a）所示，輸出信號反應(yīng)了兩個輸入信號的大小關(guān)系，實現(xiàn)了比較器的功能；當加入正確的控制信號（即開關(guān)序列碼為0110）時，比較器輸入與輸出的時域波形對比如圖9（b）所示，輸出信號反應(yīng)了兩個輸入信號的大小關(guān)系，實現(xiàn)了比較器的功能；當加入與正確控制信號完全相反的信號（即開關(guān)序列碼為1001）時，比較器輸入與輸出的時域波形對比如圖9（c）所示，輸出信號錯誤地反應(yīng)了兩個輸入信號的大小關(guān)系；當輸入開關(guān)序列為1111時，比較器輸入與輸出的時域波形對比如圖9（d）所示，輸出信號無法反應(yīng)兩個輸入信號的大小關(guān)系，功能錯誤.

圖9 比較器時域波形曲線Fig.9 Time domain waveform of comparator circuit

（3）負壓電荷泵電路

如圖10所示，圖10（a）的負壓電荷泵電路由時鐘產(chǎn)生電路和電荷轉(zhuǎn)移電路構(gòu)成，用來把輸入的正電壓轉(zhuǎn)換為相對應(yīng)的負電壓.圖10（b）為對負壓電荷泵電路的線網(wǎng)進行加密處理過的電路.

圖10 （a）負壓電荷泵加密前電路和（b）負壓電荷泵加密后電路Fig.10 （a）Negative charge pump circuit before encryption and（b）negative charge pump circuit after encryption

仿真時設(shè)置輸入電源電壓3.5V.由于該電路測例共含有143個晶體管，因此我們設(shè)置劃分子集為3個.仿真結(jié)果表明，當不加線網(wǎng)加密開關(guān)時，負壓電荷泵的輸出為－3.384V；當加入正確的控制信號（即開關(guān)序列碼為100010001100010001）時，負壓電荷泵的輸出為－3.352V，與不加開關(guān)時的輸出電壓偏移1.4%，功能正常；當加入與正確控制信號完全相反的信號（即開關(guān)序列碼為011101110011101110）時，負壓電荷泵的輸出為－2.41V，功能錯誤；當輸入開關(guān)序列為000000000000000000時，負壓電荷泵輸出電壓為2mV，功能錯誤；當輸入開關(guān)序列為非正確的另一任意序列100111010110100101時，負壓電荷泵輸出電壓為－1.323mV，功能錯誤.當不加線網(wǎng)加密開關(guān)時，負壓電荷泵的面積為37 000μm2，添加開關(guān)后的面積為37 100μm2，面積增加了0.27%.

時域瞬態(tài)仿真結(jié)果如下：當不加線網(wǎng)加密開關(guān)時，負壓電荷泵輸出的時域波形如圖11（a）所示，充放電周期為1.216μs，輸出電壓達到－3.384V；當加入正確的控制信號（即開關(guān)序列碼為100010001100010001）時，負壓電荷泵輸出的時域波形如圖11（b）所示，充放電周期為1.23μs，輸出電壓達到－3.352V；當加入與正確控制信號完全相反的信號（即開關(guān)序列碼為011101110011101110）時，負壓電荷泵輸出的時域波形如圖11（c）所示，輸出電壓只有－2.41V，功能錯誤.

從上述仿真結(jié)果可知，本文提出的基于電路劃分的算法能對模擬電路的拓撲結(jié)構(gòu)起到較好的保護作用.如果開關(guān)密碼設(shè)置正確，就能得到正確的電路功能；否則，電路功能會出現(xiàn)錯誤或者電路性能會受到較大影響.同時由線網(wǎng)加密帶來的面積開銷也在可接受的范圍之內(nèi).

圖11 負壓電荷泵時域波形曲線Fig.11 Time domain waveform of negative charge pump circuit

4 總結(jié)

本文提出了一種基于電路劃分的模擬電路IP核保護算法，首先將模擬電路建模成帶權(quán)超圖，利用超圖劃分算法進行劃分，然后對割邊線網(wǎng)進行加密，從而擾亂模擬電路的拓撲結(jié)構(gòu).通過對典型的模擬電路進行仿真驗證，本算法可以有效保護模擬電路IP核，同時對電路性能的影響和面積開銷也處于可接受的范圍.由于本算法只針對模擬電路的拓撲結(jié)構(gòu)進行了加密，屬于靜態(tài)加密，未來考慮引入動態(tài)加密信息，進一步提高加密性能.

［1］Chakraborty R S，Bhunia S.HARPOON：An obfuscation－based SoC design methodology for hardware protection［J］.Computer－Aided Design of Integrated Circuits and Systems，IEEE Transactions on，2009，28（10）：1493－1502.

［2］Majzoobi，M，Koushanfar，F(xiàn)，Devadas，S.FPGA PUF using programmable delay lines［C］∥International Workshop on Information Forensics and Security（WIFS）.Seattle，USA：IEEE Press，2010：1－6.

［3］Liang W，Zhang D F，Long J，et al.An IP protection algorithm by watermarking multiple scan chains based on minimum correlation degree of vectors［C］∥High Performance Computing and Communications＆ 2013 IEEE International Conference on Embedded and Ubiquitous Computing（HPCC＿EUC）.Zhangjiajie，China：IEEE Press，2013：533－540.

［4］Lach J，Mangione－Smith W H，Potkonjak M.FPGA fingerprinting techniques for protecting intellectual property［C］∥Custom Integrated Circuits Conference.San Jose，USA：IEEE Press，1998：299－302.

［5］Lach J，Mangione－Smith W H，Potkonjak M.Fingerprinting techniques for field－programmable gate array intellectual property protection［J］.IEEE Transactions on Computer－Aided Design of Integrated Circuits and Systems，2001，20（10）：1253－1261.

［6］Irby D L，Carothers R D，Rodriguez J D，et al.Low level watermarking of VLSI designs for intellectual property protection［C］∥13th Annual IEEE International Conference on ASIC／SOC.Arlington，USA：IEEE Press，2000：136－140.

［7］冷明平，孫凌宇，郭愷強，等.賦權(quán)超圖劃分算法的電路劃分實驗比較研究［J］.計算機工程與應(yīng)用，2012，48（16）：74－79.

［8］薛冀穎，孫 楠，張 煒，等.一種新的基于晶體管級的電路劃分算法［J］.電子與信息學報，2009，31（12）：2980－2983.

［9］Bhattacharya S，Jangkrajang N，Hartono R，et al.Hierarchical extraction and verification of symmetry constraints of analog layout automation［C］∥ASP－DAC′04.Yokohama，Japan：IEEE Press，2004：400－405.

［10］Andersson G，Engebretsen L.Better approximation algorithms for SET SPLITTING and NOT－ALLEQUAL SAT［J］.Information Processing Letters，1998，65（6）：305－311.

［11］Ageev A，Hassin R，Sviridenko M.A 05－approximation algorithm for max dicut with given sizes of parts［J］.SIAM Journal on Discrete Mathematics，2001，14（2）：246－255.

［12］Zhu W，Guo C.A local search approximation algorithm for Max－k－Cut of graph and hypergraph［C］∥International Symposium on Parallel Architectures，Algorithms and Programming（PAAP）.Tianjin，China：IEEE Press，2011：236－240.

［13］Fiduccia C M，Mattheyses R M.A linear－time heuristic for improving network partitions［C］∥Design Automation Conference.Las Vegas，USA：IEEE Press，1982：175－181.

［14］畢查德·拉扎維.模擬CMOS集成電路設(shè)計［M］.陳貴燦，程軍，張瑞智等譯.西安：西安交通大學出版社，2003.

［15］Karypis G，Kumar V.hMETIS 15：A hypergraph partitioning package［R］.University of Minnesota：Department of Computer Science，1998.